JPS6065332A - 信号判定回路 - Google Patents
信号判定回路Info
- Publication number
- JPS6065332A JPS6065332A JP17267783A JP17267783A JPS6065332A JP S6065332 A JPS6065332 A JP S6065332A JP 17267783 A JP17267783 A JP 17267783A JP 17267783 A JP17267783 A JP 17267783A JP S6065332 A JPS6065332 A JP S6065332A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- bit
- bits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
この発明は、人力信号があらかじめ設定したビットバタ
ー７と一致するか、またはあらかじめ設定した範囲内も
しくは範囲外にあるかを同時に複数の条ｆＩ＋に対して
判定し、人力信５Ｊか各設定ビットパターンと一致した
場合または設定範囲内にある場合に限りそれぞれの条（
’ｌに対応した判定信号を出力する信号判定回路につい
てのものである。
ー７と一致するか、またはあらかじめ設定した範囲内も
しくは範囲外にあるかを同時に複数の条ｆＩ＋に対して
判定し、人力信５Ｊか各設定ビットパターンと一致した
場合または設定範囲内にある場合に限りそれぞれの条（
’ｌに対応した判定信号を出力する信号判定回路につい
てのものである。
（ｂ） 従来技術と問題点
従来の信号判定回路には、コンパレータを使用したもの
やメモリを使用したものなどがあるが、複数の条ｆ’ｌ
を同時に判定する場合は、条件の数たけ判定回路が必要
となり回路か複数になるという間層かある。
やメモリを使用したものなどがあるが、複数の条ｆ’ｌ
を同時に判定する場合は、条件の数たけ判定回路が必要
となり回路か複数になるという間層かある。
（Ｃ） 発明の１」的
この発明は、複数のビットて１７．＋Ｉ成する人力信号
か、あらかじめ設定した１種類以−Ｌのビットバター７
のどれかと一致するかとうか、またばあらかしめ設定し
た範囲内にあるかどうかを判定する信−シ判九回路につ
いてのものであり、簡単な回路で同時に複数の判疋条（
’ｌを判定することかできるイ５弓判定回路を提供する
ものである。
か、あらかじめ設定した１種類以−Ｌのビットバター７
のどれかと一致するかとうか、またばあらかしめ設定し
た範囲内にあるかどうかを判定する信−シ判九回路につ
いてのものであり、簡単な回路で同時に複数の判疋条（
’ｌを判定することかできるイ５弓判定回路を提供する
ものである。
（ｃ） 発明の実施例
まず、この発明による実施例の（１力成図を第１図に示
す。
す。
第１図の１０は人力信号であり、第１１２１では４ビッ
ト（１１１ν成の人力信−Ｊの場合を例小している。
ト（１１１ν成の人力信−Ｊの場合を例小している。
メモリｌは人力（、ｉ 弓１０をアドレスｆ１：ｔシと
し、）′ルスイ１．ｔ；て指】１・しｌこンｆ’ｉ Ｊ
也のピノ１１、ビ、ノド２、ピノ１７３の内容を、それ
ぞれ判疋イ、１弓１１〜１３表して出力する。
し、）′ルスイ１．ｔ；て指】１・しｌこンｆ’ｉ Ｊ
也のピノ１１、ビ、ノド２、ピノ１７３の内容を、それ
ぞれ判疋イ、１弓１１〜１３表して出力する。
人カイ１．５；１０は４ピノｌ−Ｒ１ン成なので、メモ
リ１には２’＝Ｉ（ｉの番地をもつメーＩ：りを使用す
る。
リ１には２’＝Ｉ（ｉの番地をもつメーＩ：りを使用す
る。
この実施例では、■（３番地×３３ヒツト描成のメモリ
を使用する。
を使用する。
次に、具体例に、Ｊ、り第１図の動ｆ′１わよび、メモ
リ１の各番地の内容を設定する方法を説明する。
リ１の各番地の内容を設定する方法を説明する。
具体例として、次に小ず条件の場合を考える。
なお、メモリ１のアルレス１４． Ｉ （：ｉｉ！Ｉ
Ａ小である。
Ａ小である。
（γ）人カイ１−ｊ５じ１０のピノ１バター／かｒｌｏ
ｏｌＪのとき、判定４１４号１１を「１」とする。それ
以外のピノ１パターンのときは、判定（、ｒｉじ１１を
「０」にする。
ｏｌＪのとき、判定４１４号１１を「１」とする。それ
以外のピノ１パターンのときは、判定（、ｒｉじ１１を
「０」にする。
（イ）人カイ１．弓１０のピノ１パターンかｒｏｏｏｏ
Ｊ、ｒｏｏｌｏＪ、ｒｌ＋００Ｊのとき、判定信−シ１
２をｒｌＪとする。それり外のピノ１パターンのときは
、判定（５号１２を「０」とする。
Ｊ、ｒｏｏｌｏＪ、ｒｌ＋００Ｊのとき、判定信−シ１
２をｒｌＪとする。それり外のピノ１パターンのときは
、判定（５号１２を「０」とする。
（’／） 人力信号１０のビットバター／かｒｏｏｌｏ
Ｊからｒｌ、０００Ｊの範囲に含まれるとき、判定信ぢ
１３を「１」とする。この範囲に含Ｊれないときは、判
定信号１３を「０」とする。
Ｊからｒｌ、０００Ｊの範囲に含まれるとき、判定信ぢ
１３を「１」とする。この範囲に含Ｊれないときは、判
定信号１３を「０」とする。
（１）の動イ′１条件から、入力（ｒ：！；１０のピノ
１パター７ ｒ １００１ Ｊに文・ｊ応するメモリ１
の！Ｊ番」也のビ；・ｌ、］の内容を「１」とする。そ
れ以外の？Ｉ；地のピノ１１の内容を「０」とする。
１パター７ ｒ １００１ Ｊに文・ｊ応するメモリ１
の！Ｊ番」也のビ；・ｌ、］の内容を「１」とする。そ
れ以外の？Ｉ；地のピノ１１の内容を「０」とする。
（イ）の動ｆｉ条件から、入力信−；１０のピノｌバタ
ー ｙ ｒｏｏｏｏｊ、ｒｏｏｌ、ＯＪ、ｒｌ＋００Ｊ
に対応するメモリ１の０番」出、２番Ｊ也、Ｃイ五Ｊ也
のビット２の内容をそれぞれ「１」とする。それ以外の
番地のビット２の内容を「０」とする。
ー ｙ ｒｏｏｏｏｊ、ｒｏｏｌ、ＯＪ、ｒｌ＋００Ｊ
に対応するメモリ１の０番」出、２番Ｊ也、Ｃイ五Ｊ也
のビット２の内容をそれぞれ「１」とする。それ以外の
番地のビット２の内容を「０」とする。
（・ン）の動（’を条イ′１から、人力信号１０のピノ
１パターンｒ ００００ ＪとｒｏｏｏｌＪに文・ｊ応
するメモリ１の０聞地と１聞地のビット丁３の内容をそ
れぞれ１０」とＬｌ ビットパター７ ｒ００］ＯＪか
らｒｌｏｏｏＪに対応する２番」１！ｌから８聞地のビ
ット３の内容をそれぞれ「１」とし、ビットバター７
ｒｌｏｏｌＪからｒ １＋１１ Ｊに対応するＥ〕番゛
地から１・゛岳Ｊｌ！ｌのそれぞれピノ１３の内容を「
０」とする。
１パターンｒ ００００ ＪとｒｏｏｏｌＪに文・ｊ応
するメモリ１の０聞地と１聞地のビット丁３の内容をそ
れぞれ１０」とＬｌ ビットパター７ ｒ００］ＯＪか
らｒｌｏｏｏＪに対応する２番」１！ｌから８聞地のビ
ット３の内容をそれぞれ「１」とし、ビットバター７
ｒｌｏｏｌＪからｒ １＋１１ Ｊに対応するＥ〕番゛
地から１・゛岳Ｊｌ！ｌのそれぞれピノ１３の内容を「
０」とする。
す１の説明にＪ、り設定したメー℃す１の内容を第２図
に小ず。
に小ず。
（（り発明の効果
この発明によれば、次のような効果かある。
（ア） （、Ｅ；Ｃｉの種類のビットパターンを判定す
ることかできる。
ることかできる。
（イ）複数の種類のビットパターンを同時に判定するこ
とかできる。
とかできる。
（”ン）（１）と（イ）から、ビットバター／の１ｌｉ
ｉｉ ｌ川内、範囲外の判定をすることかできる。
ｉｉ ｌ川内、範囲外の判定をすることかできる。
（１） メモリたけて構成することかてき、他にゲート
回路なとを心霊としｌｊい。
回路なとを心霊としｌｊい。
第１図はこの発明による実施例の１７ｉｉ成図、第２図
はある？シ数の条（’ｌに対するメ（；す１の内１トの
・例を小ず図。 １・・・ メモリ、１０・・・人カイ、：号、１１〜１
３−−’Ｉ’ｌｌ’、ｉ！イ１−；− 第１図 第２図
はある？シ数の条（’ｌに対するメ（；す１の内１トの
・例を小ず図。 １・・・ メモリ、１０・・・人カイ、：号、１１〜１
３−−’Ｉ’ｌｌ’、ｉ！イ１−；− 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、 複数ビ）ｌ）で１１カ成する人力信号をγトレス
イ１１弓としてメモリに入力し、前記人力信号か設定ビ
ットバター７と一′致したときに１１１ｆ記メモリか出
力する信）じ判定回路において、 １１１１記人カイＪｉ号のビット数と等しいビット数の
アドレス入力をもち、１ビツト以１のデータを出力する
メモリを備え、 前記人力信ぢを同時に１つ以」−の判定条ｆ′１にＪ、
って判定し、その結果を出力することを特徴とする信号
判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17267783A JPS6065332A (ja) | 1983-09-19 | 1983-09-19 | 信号判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17267783A JPS6065332A (ja) | 1983-09-19 | 1983-09-19 | 信号判定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6065332A true JPS6065332A (ja) | 1985-04-15 |
Family
ID=15946317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17267783A Pending JPS6065332A (ja) | 1983-09-19 | 1983-09-19 | 信号判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065332A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441005A (en) * | 1987-08-07 | 1989-02-13 | Fuji Electric Co Ltd | Programmable controller |
| EP0387440A1 (en) * | 1986-12-19 | 1990-09-19 | DePaul, Albert Dennis | Comparing data and a computer system therefor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121543A (en) * | 1979-03-12 | 1980-09-18 | Nec Corp | Area decision circuit |
| JPS57749A (en) * | 1980-06-02 | 1982-01-05 | Iwatsu Electric Co Ltd | Parallel data comparison system |
-
1983
- 1983-09-19 JP JP17267783A patent/JPS6065332A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121543A (en) * | 1979-03-12 | 1980-09-18 | Nec Corp | Area decision circuit |
| JPS57749A (en) * | 1980-06-02 | 1982-01-05 | Iwatsu Electric Co Ltd | Parallel data comparison system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0387440A1 (en) * | 1986-12-19 | 1990-09-19 | DePaul, Albert Dennis | Comparing data and a computer system therefor |
| JPS6441005A (en) * | 1987-08-07 | 1989-02-13 | Fuji Electric Co Ltd | Programmable controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS635839B2 (ja) | ||
| US4155115A (en) | Process control system with analog output control circuit | |
| JPS6065332A (ja) | 信号判定回路 | |
| GB1254929A (en) | Improvements in or relating to digital computers | |
| JPH0231417B2 (ja) | ||
| JPS6010364A (ja) | デイレクトリ・メモリ・システム | |
| JPS59188764A (ja) | メモリ装置 | |
| JPS54119847A (en) | Memory unit | |
| EP0199890B1 (en) | A self-sequencing logic circuit | |
| US4388707A (en) | Memory selecting system | |
| KR940003630B1 (ko) | 브이지에이의 다중폰트 선택회로 | |
| JPS5844417Y2 (ja) | チエンジデイテクタ入力モジユ−ル | |
| JPH05314282A (ja) | 半導体装置 | |
| JPS6315620B2 (ja) | ||
| JP2692180B2 (ja) | マイクロコンピュータ | |
| JP2740077B2 (ja) | バスアービトレーション制御回路 | |
| GB1233290A (ja) | ||
| ATE89091T1 (de) | Mehrwertige ale. | |
| JPS62211738A (ja) | 誤り検出回路 | |
| JPS61196496A (ja) | 記憶装置 | |
| JPS63298456A (ja) | メモリ装置 | |
| JPH0221615B2 (ja) | ||
| JPS62192099A (ja) | デ−タ記憶装置 | |
| JPH0766398B2 (ja) | 論理回路の論理生成方法 | |
| JPH0528746A (ja) | Ｆｉｆｏメモリ回路 |