JPS6072273A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6072273A JPS6072273A JP58180020A JP18002083A JPS6072273A JP S6072273 A JPS6072273 A JP S6072273A JP 58180020 A JP58180020 A JP 58180020A JP 18002083 A JP18002083 A JP 18002083A JP S6072273 A JPS6072273 A JP S6072273A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- semiconductor device
- insulating film
- manufacturing
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関し４、特に自己整
合（セルファライン）によってトランジスタのソースや
ドレイン等の不純物領域を形成する方法に関する。
合（セルファライン）によってトランジスタのソースや
ドレイン等の不純物領域を形成する方法に関する。
ＭＯＳ ｌ−ランジスタの製造方法の１つにいりゆるセ
ルファラインによるものがある。これは、゛シリコンゲ
ート電極をマスクとして不純物を半導体基板へイオン注
入によって選択的に導入し、そして、熱処理を行なって
不純物を活性化せしめてソース、トレイン領域を形成す
る。
ルファラインによるものがある。これは、゛シリコンゲ
ート電極をマスクとして不純物を半導体基板へイオン注
入によって選択的に導入し、そして、熱処理を行なって
不純物を活性化せしめてソース、トレイン領域を形成す
る。
この方法にて製造されたＭＯＳ ｔ−ランジスタでは、
不純物領域であるソース、ドレイン領域が熱処理によっ
てチャンネル部まで拡大しチャンネルの実効長が短くな
る。よって、これに起因する弊害が、特に微細ゲート構
造の場合には顕著となる。
不純物領域であるソース、ドレイン領域が熱処理によっ
てチャンネル部まで拡大しチャンネルの実効長が短くな
る。よって、これに起因する弊害が、特に微細ゲート構
造の場合には顕著となる。
本発明の目的はソース、ドレイン拡散領域が熱処理によ
って拡がってもチャンネル長が実質的に変化することが
ない半導体装置の製造方法を提供することである。
って拡がってもチャンネル長が実質的に変化することが
ない半導体装置の製造方法を提供することである。
本発明による半導体装置の製造方法は半導体基板上に電
極層を形成しこの電極層をマスクとして選択的に不純物
を基板へ導入して不純物領域を形成するようにした半導
体装置の製造方法であって、電極層を含む半導体基板上
に絶縁膜を形成し、しかる後に異方性エツチングを施し
て電極層の両側縁部のみを残し残余の絶縁膜を除去し、
その後電極層と絶縁膜とをマスクとして不純物を導入す
ることを特徴とする。
極層を形成しこの電極層をマスクとして選択的に不純物
を基板へ導入して不純物領域を形成するようにした半導
体装置の製造方法であって、電極層を含む半導体基板上
に絶縁膜を形成し、しかる後に異方性エツチングを施し
て電極層の両側縁部のみを残し残余の絶縁膜を除去し、
その後電極層と絶縁膜とをマスクとして不純物を導入す
ることを特徴とする。
以下に図面を用いて本発明を説明する。
第１図〜第５図は本発明の実施例の製造工程順の各断面
を示す図であり、所定導電型の半導体基板１士にゲート
絶縁膜２を形成し、その上にゲート電極配線層３を選択
的に形成するく第１図）。
を示す図であり、所定導電型の半導体基板１士にゲート
絶縁膜２を形成し、その上にゲート電極配線層３を選択
的に形成するく第１図）。
次に、全面に絶縁膜である例えば酸化膜４を堆積さｉ！
（第２図）、この酸化膜４に対してイオンエツチングや
プラズマエツチングにより異方性エツチングを行ってゲ
ート電極３の両側縁部４ａ１４ｂのみを残し残余の部分
の酸化膜を全て除去する（第３図）このとき異方性エツ
チングによって縦方向のみのエツチングが行われ、横方
向に対してはほとんどエツチングされない。。
（第２図）、この酸化膜４に対してイオンエツチングや
プラズマエツチングにより異方性エツチングを行ってゲ
ート電極３の両側縁部４ａ１４ｂのみを残し残余の部分
の酸化膜を全て除去する（第３図）このとき異方性エツ
チングによって縦方向のみのエツチングが行われ、横方
向に対してはほとんどエツチングされない。。
その後、ゲート電極３と残った酸化膜４ａζ４ｂとをマ
スクとして用いてイオン注入法により不純物を基板１へ
導入する（第４図）。そ、して、導入した不純物を活性
化すべく熱処理を行ってソース、ドレイン領域５．６を
夫々形成する（第５図）。尚、酸化膜４ａ 、４ｂは除
去する。
スクとして用いてイオン注入法により不純物を基板１へ
導入する（第４図）。そ、して、導入した不純物を活性
化すべく熱処理を行ってソース、ドレイン領域５．６を
夫々形成する（第５図）。尚、酸化膜４ａ 、４ｂは除
去する。
こうして形成された不純物領域はチャンネル部まで必要
以上に拡散することがないので実効ゲート長はゲート電
極長に等しくなる。
以上に拡散することがないので実効ゲート長はゲート電
極長に等しくなる。
以上の如く、本発明によれば、微細ゲー１への＋−ラン
ジスタにおいてもソース、ドレインの拡散層のチャンネ
ル部への拡がりがなくなるので、それによる弊害をなく
すことができる。
ジスタにおいてもソース、ドレインの拡散層のチャンネ
ル部への拡がりがなくなるので、それによる弊害をなく
すことができる。
尚、上記実施例では絶縁膜として酸化膜を用いているが
、他の絶縁膜を使用してもよい、。またゲート電極とし
ては、ポリシリコンやＭｏ３ｉ。
、他の絶縁膜を使用してもよい、。またゲート電極とし
ては、ポリシリコンやＭｏ３ｉ。
Ｗ等を用いてもよい。 ゛
第１図〜第５図は本発明の実施例の製造工程順の断面図
である。 主要部分の符号の説明
である。 主要部分の符号の説明
Claims (1)
- 半導体基板上に電極層を形成しこの電極層をマスクとし
て選択的に不純物を前記基板へ導入して不純物領域を形
成するようにした半導体装置の製造方法であって、前記
電極層を含む半導体基板上に絶縁膜を形成し、しかる優
に異方性エツチングを施して前記電極層の両側縁部を残
し残余の絶縁膜を除去し、その後前記電極層と前記絶縁
膜とをマスクとして不純物を導入することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180020A JPS6072273A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180020A JPS6072273A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6072273A true JPS6072273A (ja) | 1985-04-24 |
Family
ID=16076052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180020A Pending JPS6072273A (ja) | 1983-09-28 | 1983-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6072273A (ja) |
-
1983
- 1983-09-28 JP JP58180020A patent/JPS6072273A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933880A (ja) | 半導体装置の製造方法 | |
| JPS6112077A (ja) | 半導体構造体の製造方法 | |
| JP3008154B2 (ja) | 半導体装置の製造方法 | |
| JPS60145664A (ja) | 半導体装置の製造方法 | |
| JPS63181378A (ja) | 半導体装置の製造方法 | |
| JPS6072273A (ja) | 半導体装置の製造方法 | |
| JPS5917865B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS59161870A (ja) | 半導体装置の製造方法 | |
| JPS6072274A (ja) | 半導体装置の製造方法 | |
| JPS6331944B2 (ja) | ||
| JPS6211516B2 (ja) | ||
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPS633462A (ja) | 半導体装置の製造方法 | |
| JPH0335534A (ja) | 半導体装置の製造方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPH0335533A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPS6278880A (ja) | 半導体装置 | |
| JPH0369157A (ja) | 半導体装置の製造方法 | |
| JPH0254539A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 | |
| JPS6238857B2 (ja) | ||
| JPS59148366A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS63312651A (ja) | 半導体装置の製造方法 |