JPS607395B2 - 絶縁ゲ−ト型集積回路 - Google Patents
絶縁ゲ−ト型集積回路Info
- Publication number
- JPS607395B2 JPS607395B2 JP11405076A JP11405076A JPS607395B2 JP S607395 B2 JPS607395 B2 JP S607395B2 JP 11405076 A JP11405076 A JP 11405076A JP 11405076 A JP11405076 A JP 11405076A JP S607395 B2 JPS607395 B2 JP S607395B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- polycrystalline silicon
- insulated gate
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 238000000034 method Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000001947 vapour-phase growth Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
この発明は高密度に絶縁ゲート型半導体素子を集積化し
た絶縁ゲート型集積回路に関する。
た絶縁ゲート型集積回路に関する。
絶縁ゲート型集積回路は製造工程が簡易で生産性が良好
であるため大規模集積回路の実現に好適である。とくに
特公昭５０−１３７計号公報に記示さるように、活性領
域の上面にシリコン窒化膜を設けて熱酸化を行い、基体
半導体の不活性領域の上面に厚い絶縁被膜を設ける集積
回路は数万素子を同一半導体に形成することができる。
しかし乍らこの従来技術は熱酸化工程における熱酸化膜
の活性領域内への″食い込み″のために、数十万〜数百
万と云うようなより大規模な集積回路を実現には高密度
が得られないため不適当である。この発明の目的は、高
密度大規模に素子を集積化するのに通した構造の集積回
路を提供することにある。
であるため大規模集積回路の実現に好適である。とくに
特公昭５０−１３７計号公報に記示さるように、活性領
域の上面にシリコン窒化膜を設けて熱酸化を行い、基体
半導体の不活性領域の上面に厚い絶縁被膜を設ける集積
回路は数万素子を同一半導体に形成することができる。
しかし乍らこの従来技術は熱酸化工程における熱酸化膜
の活性領域内への″食い込み″のために、数十万〜数百
万と云うようなより大規模な集積回路を実現には高密度
が得られないため不適当である。この発明の目的は、高
密度大規模に素子を集積化するのに通した構造の集積回
路を提供することにある。
この発明の集積回路は、一導電型半導体の不活性領域の
上面に厚い絶縁被膜を有し、複数の活性領域にそれぞれ
絶縁ゲート型半導体素子を設けた集積回路において、前
記厚い絶縁被膜が多結晶半導体の熱酸化膜であることを
特徴とする。
上面に厚い絶縁被膜を有し、複数の活性領域にそれぞれ
絶縁ゲート型半導体素子を設けた集積回路において、前
記厚い絶縁被膜が多結晶半導体の熱酸化膜であることを
特徴とする。
このような構造は、たとえば一導電型半導体の一表面上
に多結晶半導体層を形成し、この半導体層を複数の活性
領域の上面で選択蝕刻除去し、しかるのち不活性領域の
上面に残留する半導体層を熱酸化して厚い絶縁被膜を形
成し、活性領域に所定の絶縁ゲート型半導体素子を形成
することを特徴とする製造方法によって製造することが
できる。
に多結晶半導体層を形成し、この半導体層を複数の活性
領域の上面で選択蝕刻除去し、しかるのち不活性領域の
上面に残留する半導体層を熱酸化して厚い絶縁被膜を形
成し、活性領域に所定の絶縁ゲート型半導体素子を形成
することを特徴とする製造方法によって製造することが
できる。
この発明の集積回路は、後に詳述するように多結晶半導
体の熱酸化膜が高精度に加工され、従来技術よりも厚い
膜厚に形成されて不活性領域の安定性を増大すると云う
知見に基き、高密度大規模集積回路の実現を容易にする
。
体の熱酸化膜が高精度に加工され、従来技術よりも厚い
膜厚に形成されて不活性領域の安定性を増大すると云う
知見に基き、高密度大規模集積回路の実現を容易にする
。
次にこの発明の特徴をより良く理解するために、この発
明の実施例につき図を用いて説する。
明の実施例につき図を用いて説する。
第１図Ａ〜第１図Ｇはこの発明の第１の実施例の主たる
製造工程の断面図である。この実施例は、初めに第１図
Ａに示すように、比抵抗２０伽のＰ型シリコン単結晶基
体の一表面に５００ＡのＳｉ０２膜１ ０２を基体の熱
酸化で形成し、この上面に５００Ａのシリコン窒化膜１
０３を気相成長する。シリコン窒化膜１０３の気相成長
後に試料は１０００ｏｏのスチーム雰囲気中で２時間の
処理を行う。この熱処理は集積回路動作の安定化処理で
あり、シリコン窒化膜１０３の上面の一部が２０〜１０
０Ａの薄いシリコン酸化膜（図示しない）に変換する。
熱処理後にさらに上面に多結晶シリコン層１０４を約０
．５山の膜厚に気相成長する。この気相成長工程中もし
くはその後で多結晶シリコンに１び６〜１ぴ７伽‐３の
ボロンの添加が好ましく、このボロン添加は以後の不活
性領域上面への厚い絶縁被膜の形成工程で不活性領域の
基体表面に高濃度Ｐ型領域とすることにより、寄生電界
効果防止に有効となる。シリコン層１０４の上面には熱
酸化により１５００△程度のＳｉ０２膜１０５が形成さ
れる。次に第１図Ｂに示すように、最上層のＳｉ０２膜
山０５を活性領域の予定部分で選択除去し多結晶シリコ
ン層１０４を部分的に露呈する。
製造工程の断面図である。この実施例は、初めに第１図
Ａに示すように、比抵抗２０伽のＰ型シリコン単結晶基
体の一表面に５００ＡのＳｉ０２膜１ ０２を基体の熱
酸化で形成し、この上面に５００Ａのシリコン窒化膜１
０３を気相成長する。シリコン窒化膜１０３の気相成長
後に試料は１０００ｏｏのスチーム雰囲気中で２時間の
処理を行う。この熱処理は集積回路動作の安定化処理で
あり、シリコン窒化膜１０３の上面の一部が２０〜１０
０Ａの薄いシリコン酸化膜（図示しない）に変換する。
熱処理後にさらに上面に多結晶シリコン層１０４を約０
．５山の膜厚に気相成長する。この気相成長工程中もし
くはその後で多結晶シリコンに１び６〜１ぴ７伽‐３の
ボロンの添加が好ましく、このボロン添加は以後の不活
性領域上面への厚い絶縁被膜の形成工程で不活性領域の
基体表面に高濃度Ｐ型領域とすることにより、寄生電界
効果防止に有効となる。シリコン層１０４の上面には熱
酸化により１５００△程度のＳｉ０２膜１０５が形成さ
れる。次に第１図Ｂに示すように、最上層のＳｉ０２膜
山０５を活性領域の予定部分で選択除去し多結晶シリコ
ン層１０４を部分的に露呈する。
この露呈面はＳｉ０２膜１０５をマスクとしてリン拡散
され、このリン拡散部分はＳｉ０２膜１０５をマスクと
して硝酸と弱弗酸との混液で化学蝕刻され第１図ｃの構
造を得る。多結晶シリコンの選択員虫刻部分に予めリン
拡散を施すことは高精度の加工を行うためにきわめて好
ましいことが新たな知見として与えられ、多結晶シリコ
ンを横方向への側面蝕刻が少なく、縦方向にきわめて優
勢に加工することができる。第１図Ｄは不活性領域上に
多結晶シリコン層を残留せしめたのち、熱酸化処理して
多結晶シリコン層を完全に厚いＳｉ０２の絶縁被膜１０
６に変換した試料を示す。この絶縁被膜１０６は約１．
２〆の膜厚を有する。各活性領域の表面には酸化速度の
遅いシリコン窒化膜１０３が露呈するため、高々１００
〜３００△のＳｉ０２膜（図示しない）の形成にとどま
る。厚い絶縁被膜１０６をマスクとして第１図Ｅに示す
如くシリコン窒化膜１０３を各活性領域の予定部分上か
ら除去し、基体の活性領域の上面にゲート絶縁膜１０７
，１０７′，１０７″として用いられる４００△のＳｉ
０２膜を再形成する。以後は通常のシリコンゲート型電
界効果トランジスタを有する絶縁ゲート型集積回路の製
造工程と同様に、活性領域に多結晶シリコンのゲート電
極１０８および高濃度Ｎ型領域１０９，１１０，１１１
，１１２を第１図Ｆに示す如く形成し、さらに第１図Ｇ
に示すように関孔を設けてアルミニウムの電極配線１１
３，１１４，１１５，１１６によりゲート電極１０８お
よびＮ型領域１０９，１１０，１１１から厚い絶縁被膜
１０６の上面に被着して伸びる電極導出を行う。
され、このリン拡散部分はＳｉ０２膜１０５をマスクと
して硝酸と弱弗酸との混液で化学蝕刻され第１図ｃの構
造を得る。多結晶シリコンの選択員虫刻部分に予めリン
拡散を施すことは高精度の加工を行うためにきわめて好
ましいことが新たな知見として与えられ、多結晶シリコ
ンを横方向への側面蝕刻が少なく、縦方向にきわめて優
勢に加工することができる。第１図Ｄは不活性領域上に
多結晶シリコン層を残留せしめたのち、熱酸化処理して
多結晶シリコン層を完全に厚いＳｉ０２の絶縁被膜１０
６に変換した試料を示す。この絶縁被膜１０６は約１．
２〆の膜厚を有する。各活性領域の表面には酸化速度の
遅いシリコン窒化膜１０３が露呈するため、高々１００
〜３００△のＳｉ０２膜（図示しない）の形成にとどま
る。厚い絶縁被膜１０６をマスクとして第１図Ｅに示す
如くシリコン窒化膜１０３を各活性領域の予定部分上か
ら除去し、基体の活性領域の上面にゲート絶縁膜１０７
，１０７′，１０７″として用いられる４００△のＳｉ
０２膜を再形成する。以後は通常のシリコンゲート型電
界効果トランジスタを有する絶縁ゲート型集積回路の製
造工程と同様に、活性領域に多結晶シリコンのゲート電
極１０８および高濃度Ｎ型領域１０９，１１０，１１１
，１１２を第１図Ｆに示す如く形成し、さらに第１図Ｇ
に示すように関孔を設けてアルミニウムの電極配線１１
３，１１４，１１５，１１６によりゲート電極１０８お
よびＮ型領域１０９，１１０，１１１から厚い絶縁被膜
１０６の上面に被着して伸びる電極導出を行う。
この実施例は第１図Ｇに示すように不活性領域上の絶縁
被膜が従来技術で得られる０．８山程度に比して厚く、
且つ活性領域の中と間隙とを高密度且つ高精度に形成で
できるため、電気的動作の安定性が高く、高密度集積化
により高速動作を可能とし、さらに大規模集積化できる
利点を有する。
被膜が従来技術で得られる０．８山程度に比して厚く、
且つ活性領域の中と間隙とを高密度且つ高精度に形成で
できるため、電気的動作の安定性が高く、高密度集積化
により高速動作を可能とし、さらに大規模集積化できる
利点を有する。
従来技術で得られる高集積の集積回路に比してこの実施
例は活性領域の繰り返しピッチを９仏から４仏とし、最
少占有面積を２０％にまで縮少することができた。第２
図はこの発明の第２の実施例の工程ブロック図を示す。
例は活性領域の繰り返しピッチを９仏から４仏とし、最
少占有面積を２０％にまで縮少することができた。第２
図はこの発明の第２の実施例の工程ブロック図を示す。
この実施例は前実施例と同様にＰ型シリコン単結晶基体
の一主面全面の初期酸化工程Ａ→シリコン窒化膜（第１
図の１０３）成長工程Ｂ→ボロン添加の多結晶シリン層
（第１図の１０４）の気相成長工程Ｃ→多結晶シリコン
の表面部分の酸化工程Ｄ→活性領域上の多結晶シリコン
の上面のＳｉ０２膜（第１図の１ ０５）の写真蝕刻工
程Ｅ→このＳｉ０２膜をマスクとして活性領域上の多結
晶シリコンに燐を侵入せしめる工程Ｆ→活性領域上の多
結晶シリコン層の蝕刻工程Ｇを順次行って不活性領域上
に高精度に多結晶シリコン層を選択形成する。次にこの
実施例では燐を拡散もしくはイオン注入することによっ
て不活性領域上に残留する多結晶シリコン層に燐を侵入
させる。拡散法による燐の導入は１０００ｑ０２０分間
の五酸化燐からの拡散で、多結晶シリコン層に１ぴｏ〜
１枠肌‐３の燐を含有せしめることができる。この拡散
工程日は、多結晶シリコン層の上面のＳｉ０２膜を通し
て行なわれ、活性領域ではシリコン窒化膜−初期形成の
Ｓｉ０２膜の界面で燐の侵入が防止される。以後の工程
は前実施例と同様であり、多結晶シリコン層を厚いＳｊ
０２の絶縁被膜（第１図の１０６）とする熱酸化工程１
→絶縁被膜をマスクとして活性領域上のシリコン窒化膜
除工程Ｊ→活性領域上の初期酸化のＳｉ０２膜の除工程
Ｋ→活性領域上のＳｉ０２膜（第１図の１０７）を再成
長するゲート酸化工程Ｌ→ゲート電極配線となる多結晶
シリコン（第１図の１０８）の気相成長工程Ｍ→シリコ
ンゲート型電界効果トランジスタをそれぞれの活性領域
に形成する素子形成工程Ｎを経て完成される。この実施
例はこのように第１の実施例の工程に厚い絶縁被膜形成
用の多結晶シリコン層１０４に燐を添加する工程を追加
したものであるが、この多結晶シリコン層１０４に高濃
度燐が含まれるため、厚い絶縁被膜１０６の酸化形成時
間が短縮され製造効率が向上する。
の一主面全面の初期酸化工程Ａ→シリコン窒化膜（第１
図の１０３）成長工程Ｂ→ボロン添加の多結晶シリン層
（第１図の１０４）の気相成長工程Ｃ→多結晶シリコン
の表面部分の酸化工程Ｄ→活性領域上の多結晶シリコン
の上面のＳｉ０２膜（第１図の１ ０５）の写真蝕刻工
程Ｅ→このＳｉ０２膜をマスクとして活性領域上の多結
晶シリコンに燐を侵入せしめる工程Ｆ→活性領域上の多
結晶シリコン層の蝕刻工程Ｇを順次行って不活性領域上
に高精度に多結晶シリコン層を選択形成する。次にこの
実施例では燐を拡散もしくはイオン注入することによっ
て不活性領域上に残留する多結晶シリコン層に燐を侵入
させる。拡散法による燐の導入は１０００ｑ０２０分間
の五酸化燐からの拡散で、多結晶シリコン層に１ぴｏ〜
１枠肌‐３の燐を含有せしめることができる。この拡散
工程日は、多結晶シリコン層の上面のＳｉ０２膜を通し
て行なわれ、活性領域ではシリコン窒化膜−初期形成の
Ｓｉ０２膜の界面で燐の侵入が防止される。以後の工程
は前実施例と同様であり、多結晶シリコン層を厚いＳｊ
０２の絶縁被膜（第１図の１０６）とする熱酸化工程１
→絶縁被膜をマスクとして活性領域上のシリコン窒化膜
除工程Ｊ→活性領域上の初期酸化のＳｉ０２膜の除工程
Ｋ→活性領域上のＳｉ０２膜（第１図の１０７）を再成
長するゲート酸化工程Ｌ→ゲート電極配線となる多結晶
シリコン（第１図の１０８）の気相成長工程Ｍ→シリコ
ンゲート型電界効果トランジスタをそれぞれの活性領域
に形成する素子形成工程Ｎを経て完成される。この実施
例はこのように第１の実施例の工程に厚い絶縁被膜形成
用の多結晶シリコン層１０４に燐を添加する工程を追加
したものであるが、この多結晶シリコン層１０４に高濃
度燐が含まれるため、厚い絶縁被膜１０６の酸化形成時
間が短縮され製造効率が向上する。
又、絶縁被膜１０６に燐が含有されるため得られた集積
回路への外界からのイオン性の汚染を防止し、信頼性を
向上することができる。尚、活性領域上の多結晶シリコ
ンの蝕刻工程Ｇに引続いて８００〜１０００００の水素
雰囲気中で５０〜６０分の熱処理工程を試料に与えるこ
とにより、シリン単結晶基体の不活性領域への多結晶シ
リコン層からのボロンが侵入してこの領域に表面濃度１
〜３×１ぴ６伽‐３程度の高濃度Ｐ型領域を形成するこ
とができ、不活性領域の寄生電界効果を確実に防止して
動作の安全性を向上することができる。
回路への外界からのイオン性の汚染を防止し、信頼性を
向上することができる。尚、活性領域上の多結晶シリコ
ンの蝕刻工程Ｇに引続いて８００〜１０００００の水素
雰囲気中で５０〜６０分の熱処理工程を試料に与えるこ
とにより、シリン単結晶基体の不活性領域への多結晶シ
リコン層からのボロンが侵入してこの領域に表面濃度１
〜３×１ぴ６伽‐３程度の高濃度Ｐ型領域を形成するこ
とができ、不活性領域の寄生電界効果を確実に防止して
動作の安全性を向上することができる。
第３図はこの発明の第３の実施例の工程ブロック図であ
る。この実施例は第２図の実施例を簡易化し、Ｐ型シリ
コン単結晶基体の一表面へのシＩＪコン窒化膜成長工程
Ｂ→多結晶シリコン層の気相成長工程Ｃ→フオトレジス
トをマスクとしてプラズマ蝕刻ち、多結晶シリコン層を
活性領域上で除去する選択蝕刻工程Ｇ→厚い絶縁被膜を
形成する熱酸化工程１→シリコン窒化膜除去工程Ｊ→ゲ
ート酸化工程Ｌ→多結晶シリコンの気相成長工程Ｍ→素
子形成工程Ｎを経て形成される。この実施例は高密度集
積回路をきわめて簡易な製造工程で得ることができるの
で、スタティック動作型のＭＯＳメモリのような動作の
回路上の安全性の高いＭＯＳデバイスに好適であり、生
産性を向上することができる。
る。この実施例は第２図の実施例を簡易化し、Ｐ型シリ
コン単結晶基体の一表面へのシＩＪコン窒化膜成長工程
Ｂ→多結晶シリコン層の気相成長工程Ｃ→フオトレジス
トをマスクとしてプラズマ蝕刻ち、多結晶シリコン層を
活性領域上で除去する選択蝕刻工程Ｇ→厚い絶縁被膜を
形成する熱酸化工程１→シリコン窒化膜除去工程Ｊ→ゲ
ート酸化工程Ｌ→多結晶シリコンの気相成長工程Ｍ→素
子形成工程Ｎを経て形成される。この実施例は高密度集
積回路をきわめて簡易な製造工程で得ることができるの
で、スタティック動作型のＭＯＳメモリのような動作の
回路上の安全性の高いＭＯＳデバイスに好適であり、生
産性を向上することができる。
以上、この発明の実施例につて説明したが、この発明は
必要に応じて材料および導電型の変更を行うことができ
る。
必要に応じて材料および導電型の変更を行うことができ
る。
第１図Ａ〜第１図Ｇはこの発明の第１の実施例の主要工
程におけるそれぞれ断面図、第２図および第３図はそれ
ぞれこの発明の第２の実施例および第３の実施例の工程
ブロック図である。 図中、１０１はＰ型シリコン単結晶基体、１０４は多結
晶シリコン層、１０６は厚い絶縁被膜である。 髪′図（Ａ） 髪′ 図（８） 多′図 （（） 髪 ′図（Ｄ） 髪′ 図（Ｅ） 髪／ 図（Ｆ） 多′図 〈６） 多２図 第３図
程におけるそれぞれ断面図、第２図および第３図はそれ
ぞれこの発明の第２の実施例および第３の実施例の工程
ブロック図である。 図中、１０１はＰ型シリコン単結晶基体、１０４は多結
晶シリコン層、１０６は厚い絶縁被膜である。 髪′図（Ａ） 髪′ 図（８） 多′図 （（） 髪 ′図（Ｄ） 髪′ 図（Ｅ） 髪／ 図（Ｆ） 多′図 〈６） 多２図 第３図
Claims (1)
- １ 半導体の不活性領域上に酸化物被膜、窒化物被膜お
よび厚い絶縁被膜を順次有し、複数の活性領域にそれぞ
れ絶縁ゲート型半導体素子を設けた集積回路において、
前記厚い絶縁被膜が燐を含む多結晶半導体の熱酸化膜で
あることを特徴とする絶縁ゲート型集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405076A JPS607395B2 (ja) | 1976-09-22 | 1976-09-22 | 絶縁ゲ−ト型集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11405076A JPS607395B2 (ja) | 1976-09-22 | 1976-09-22 | 絶縁ゲ−ト型集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5339089A JPS5339089A (en) | 1978-04-10 |
| JPS607395B2 true JPS607395B2 (ja) | 1985-02-23 |
Family
ID=14627770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11405076A Expired JPS607395B2 (ja) | 1976-09-22 | 1976-09-22 | 絶縁ゲ−ト型集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607395B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248854A (ja) * | 1986-04-23 | 1987-10-29 | Mazda Motor Corp | エンジンのチエ−ンカバ−装置 |
-
1976
- 1976-09-22 JP JP11405076A patent/JPS607395B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248854A (ja) * | 1986-04-23 | 1987-10-29 | Mazda Motor Corp | エンジンのチエ−ンカバ−装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5339089A (en) | 1978-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| JPS63140571A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0775243B2 (ja) | 半導体装置の製造方法 | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0145224B2 (ja) | ||
| US4721687A (en) | Method of increasing the thickness of a field oxide | |
| JPS6256670B2 (ja) | ||
| JPS6135705B2 (ja) | ||
| JPH0516173B2 (ja) | ||
| JPS607395B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS5873132A (ja) | 絶縁分離にポリイミドを使用した半導体装置及びその製造方法 | |
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| EP0020144B1 (en) | Method of producing a semiconductor device | |
| JPS5912020B2 (ja) | 半導体装置の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS6222453A (ja) | 素子分離領域の形成方法 | |
| JP2554635B2 (ja) | 半導体装置の製造方法 | |
| JPS6134255B2 (ja) | ||
| JPH0247853B2 (ja) | ||
| JP2745946B2 (ja) | 半導体集積回路の製造方法 | |
| JP2006093185A (ja) | メサ型半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS5877240A (ja) | 半導体装置とその製造方法 |