JPS5912020B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の高速化ならびに高密度化を目的に
トランジスタ部のベース拡散領域を小さくした場合に問
題となるエミッタ端部におけるエミッタとコレクタの短
絡による不良を防ぐ方法に関するものである。

一定のエミッタ面積を持つトランジスタを小型５ 化し
、高速化する場合、ベース領域を小さくする必要がある
。

一般のトランジスタでは第１図ａに示すようにベース領
域１の内部にエミッタ領域２は完全に入つているが、超
高速が要求されるトランジスタにおいては第１図ｂに示
すような構造が１０取られている。この構造ではエミッ
タの２辺がベース領域の周辺に接触しているために上下
方向の余分な領域は完全になくすことができる。このよ
うな構造にするためには第２図に示すようにベース領域
１を拡散後、ベース領域よりも大１５きなエミッタ・パ
ターン３を用いてホトエッチングし、ベースの外側の領
域とベース上の酸化膜の厚さの違いなどを利用して、ベ
ース上にのみエミッタ拡散用の穴が形成されるような方
法がとられている。

２０第３図は第２図のＡ、Ｎ断面に相当する断面図であ
る。

ベース領域以外の部分を選択酸化した後。ベース層７を
拡散し、ホトレジスト膜４を用いて酸化膜５をエッチン
グし、エミッタ層８を拡散した所である。２５ベース拡
散時の酸化膜５は点線で示した領域まで広がつていたの
で、酸化膜の下の横方向の拡散は点Ｂより始まＤ、大体
深さ方向の０．８倍の所まで拡散する。

これに対してエミッタ拡散はエミッタのホトエッチング
時に後退した点Ｃより始まる３０ために深さ方向に比較
して端部のベース幅は狭くなク、エミッタ層８とコレク
タ層６が短絡し、不良となる可能性が非常に大きくなる
。本発明はベース領域の周辺に深い拡散層を設けてこの
欠点を解決し、特性の良好な半導体装置を３５製作可能
としたものである。

以下において本発明を実施例によつて詳細に説明する。

第４図ａ−ｅは本発明によるトランジスタの製作工程で
ある。

ａはｎ形０．５Ω＝、（１００）面のシリコンワエーハ
９の表面に熱酸化膜１０を５００Ｘ形成した後モノシラ
ン（ＳｉＨ，）とアンモニアけ３）の反応による窒化珪
素（Ｓｉ３Ｎ，）膜１１を１０００Ａの厚さに、さらに
その上に重ねてモノシランによるＳｉＯ２膜１２を５０
００Ａの厚さに被着した所である。同図ｂは上記被膜に
ホトエツチング技術を用いて所定のパターンを形成した
所である。まず、所定のマスクを用いてホトレジスト膜
１３を形成した後、この膜をマスクにしてＳｉＯ２膜１
２をエツチングする。エツチング液としては弗化水素酸
（５０％）と中性弗化アンモニウム溶液（４０％）を１
対６の割合で混合して用いた。続いて窒化珪素膜１１を
フレオン系のガスプラズマ中で２０ｍ菖間エツチングし
た。なお．窒化珪素膜のエツチングに熱リン酸を用いた
場合にはホトレジスト膜も除去されてしまラが，プラズ
マエツチを行なつた場合にはホトレジスト膜を残すこと
が可能である。窒化珪素膜のエツチング後前記弗化水素
酸系のエツチング液でホトレジスト膜１３をマスクにし
てＳｉＯ２膜１２の側面のエツチングを行ない、窒化珪
素膜上にひと回ヤ小さなＳｉＯ２膜を形成する。具体的
には上記エツチング液を用いて４分間エツチングし、窒
化珪素膜より２μｍ小さくする。なおこのエツチングに
おいて窒化珪素膜１１の上の熱酸化膜１０も同時にエツ
チングされるが、エツチ速度が遅い（χ１０００Ｘ／＝
）ために横方向への広がＤは非常に小さい。同図ｃはホ
トレジスト膜１３を除去した後２５℃の水酸化カリワム
溶液（４０％）中でシリコン表面を０．７μｍの深さに
エツチングし、１０００℃で１６時間、水蒸気を含んだ
酸素中で酸化して１．８μｍの熱酸化膜１４を形成した
所である。

酸化後、酸化のマスクとして用いた窒化珪素膜１１をＳ
ｉＯ２膜１２をマスクにしてエツチングするとパターン
の周辺で窒化珪素膜が露出している領域のみ除去するこ
とができる。次にその下の熱酸化膜１０をエツチングし
．ボロンの拡散層１５を形成すると同図ｄの形になる。
第４図ｅはＳｌＯ２膜１２、窒化珪素膜１１．熱酸化膜
１０を除去し．一般的な方法でペース層１６とエミツタ
層１７をポロンおよびリンの拡散によつて形成した所で
ある。

このあと図には示していないが電極を形成すると深い拡
散層１５によつて周辺を保護されたトランジスタを形成
することができる。なお、ここでは説明を簡単にするた
めに単体のトランジスタの場合を述べたが．集積回路（
工Ｃ）や大規模集積回路（ＬＳＩ）にも本発明を適用で
きることは言ラまでもない。

【図面の簡単な説明】

第１図は従来法によるトランジスタの平面図．第２図、
第３図は従来法の問題点を説明するための平面図および
断面図．第４図ａ−ｅは本発明を説明するための断面図
である。

Claims (1)

1. 【特許請求の範囲】 １ 下記工程を含む半導体装置の製造方法（１）シリコ
   ン基板の表面上に、熱酸化膜、窒化珪素膜およびＳｉＯ
   ＿２膜を積層して被着する工程。 （２）所望の形状を有するマスクを用いて、上記ＳｉＯ
   ＿２膜と上記窒化珪素膜の露出された部分を除去する工
   程。（３）上記熱酸化膜の露出部分を除去するとともに
   、上記ＳｉＯ＿２膜をサイドエッチする工程。 （４）上記窒化珪素膜を用いて上記シリコン基板の表面
   を酸化して厚い熱酸化膜を形成する工程。（５）上記Ｓ
   ｉＯ＿２膜をマスクに用いて、上記窒化珪素膜と上記熱
   酸化膜の露出部分を除去して上記シリコン基板の表面を
   露出させた後、露出された部分からシリコン基板内に不
   純物を導入して深い拡散層を形成する工程。（６）上記
   ＳｉＯ＿２膜、上記窒化珪素膜および上記熱酸化膜を除
   去した後、互に導電形が異なる不純物を上記シリコン基
   板の露出された部分に順次導入してベースおよびエミッ
   タを形成する工程。