JPS607484A - グラフイツクデイスプレイ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、グラフィックディスプレイ°（ラスクスキャ
ン式）のメモリのリードライト、特にＤＤＡ（ディジタ
ルディファレンシャルアナライザ）の結果の書き込みと
グラフインクディスプレイへの表示の読み出しのメモリ
制御を有効に行わしめるグラフィックディスプレイ制御
方法に関するものである。

従来例の構成とその問題点 グラフインクディスプレイ（ラスクスキャン式）では、
数式で表現された図形を、ＤＤＡで点（ピクセル）列に
変えフレームメモリに書き込み、このフレームメモリか
らデータを読出し、陰極線管（ＣＲＴ）に表示するのが
一般的である。第１図は、ＤＤＡにより図形を点列に変
えた例である。

第１図における■は、勾配の小さな直線を示し、この直
線をＤＤＡでピクセル列（ピクセルの座標を丸印で示す
）に変えると、同一行（Ｘ方向）に多ピクセルが並ぶこ
とになる。第１図の例■は、勾配の大きな直線の例であ
り、この場合は同一欄（夕方向）に多ピクセルが並ぶこ
とになる。第１図の■の場合は、Ｘ方向に多ピクセル同
時書き込みができると効果的にメモリに書き込める。ま
た■の場合は、夕方向に多ビクセル同時書き込みができ
ると効果的にメモリに書き込める。

集積度の大きいＩＣを使って、フレームメモリを構成す
るときは、複数個のＩＣを用いて、多ピクセル同時に読
み書きするようにするのが、普通であるがＸ方向に多ピ
クセル同時読み出し、書き込みを行うようにすれば、夕
方向の多ピクセルは従来例では、同−ＩＣの中に入るこ
とになり、多ピクセル同時の読み出し、書き込みができ
なくなる。また、夕方向に多ビクセル読み書きできるよ
うにすれば、Ｘ方向の多ピクセル同時の読み出し書き込
みができなくなる。

第２図は、この問題を解決するだめの従来例である。第
２図（ａ）は、フレームメモリの画面上のピクセルの書
き方を示すもので、フレームメモリを小さな正方形の小
領域に分ける。分けた領域では画面上のピクセ゛ルが、
同じ行（Ｘ方向）のピクセルは、メモリ上で同一行に、
また画面上で同じ欄（夕方向）のピクセルは、メモリ上
で必ず別の行になるように配置する。（例えば第２図ａ
のｄ２３は、画面上２行３欄目のピクセルの状態を示す
）第２図（１））は、ＤＤＡ終了時のバッファメモリ上
のピクセルの配置を示している。このバッファメモリの
内容をフレームメモリに書き込むとき、アドレス変換テ
ーブルを使って配列を変えて書き込む。第２図（Ｃ）は
、第２図（ａｌの配列方法とは、別の配列方法の一部を
示すもので、同一行は同一行、同一欄は励行のルールを
守っている。メモリ上のビクセル順は、ＣＲＴ上のピク
セル順とは異なっており、ＯＲ，’ｌ’ディスプレイ上
に表示するときは読み出したデータの順番を入れ変える
。

この方法では、ＤＤ’Ａの結果を正方形のバッファメモ
リに貯えている。

この方法では、読み書きビット数が多くなるとその２乗
倍で、ＤＤＡの正方形バッファやアドレス変換部が増え
、多ピクセルの同時読み書きには向かない欠点がある。

発明の目的 本発明は、上記従来例の欠点を除去するものであり、多
ピクセルのＤＤＡ結果をＸ方向、夕方向へ書き込む有効
なグラフィックディスプレイ制御方法を提供するもので
ある。

発明の構成 本発明は、フレームメモリの縦横比を、グラフインクデ
ィスプレイの画面の縦横比と異ならせるとともに、アド
レッシングを工夫することによシＸ方向と夕方向の読み
書きを行うものである。

実施例の説明 以下に本発明の一実施例の構成について図面とともに説
明する。

第３図において１は、フレームメモリであり、このフレ
ームメモリｌは少くともＯＲ’Ｔ画面一画面分のピクセ
ルを記憶する記憶容量を有し、このフレームメモリｌよ
りデータを絶えず読み出してＣＲＴディスプレイ４へ表
示している。フレームメモリｌのピクセル配列を第４図
に示す。このフレームメモリｊは、第４図に示すように
、ＣＲＴディスプレイの画面の大きさ、すなわち（ｍ＋
ｔ）ｘ（１Ｌ＋ｔ）個のピクセルに対して、−ｘ（ｔＬ
＋２）の大きさに取っている。（この例では、ｍ＞ｎで
ある。ｎ　）　ｍのときは、ｍ×（ｎ＋α）、α〉２と
なる）すなわち、欄を１つ減じ、行を１つ増している。

この結果、ＣＲＴディスプレイに表示するピクセルは、
１行ごとに１ピクセルはみ出し、次の行に移される。（
、ＲＴディスプレイのピクセルの位置と、メモリ上のピ
クセルの位置が１行ごとに１つずれて行くわけである。

フレームメモリ上の乙欄）行の記憶位置には、ＣＲＴデ
ィスプレイ上の（Ｌ−））欄ノ行のピクセルを記憶させ
る。なおｌ−ノくＯのときは、を欄ノ行の位置に（を−
）」−ｍ＋１）欄（ノー１）行のビクセルを記憶させる
。なお、フレームメモリ１の構成は、（ｍ＋　１　）　
ｘ　（ＴＬＬ１２個のビクセルに対して、（−−１−ｚ
）ｘル、の配列とし、を欄ノ行の記憶位置に、グラフィ
ックディスプレイのノ゛欄（Ｔ、−））行（ただし、ｔ
−）〉０）または（ノーｌ）欄（乙−）十ｍ＋１）行（
ただしｔ−ノく０）のビクセルを記憶させてもよい。

なお、フレームメモリ１に記憶されるビクセルとは、白
黒表示の場合はｌビット、カラー表示の場合は複数ピン
トで構成される。

フレームメモリ１は、通常数ピクセル分同時読み出し、
書き込みが行われる。書き込みに当っては、後述のよう
に欄ごとに別の行アドレスを選択できるように構成する
。画面表示のだめの読み出しには、同時読み出しの全欄
が同一行アドレスにできるように構成する。

第３図における２はリードバッファであり、このリード
バッファ２はフレームメモリ１から同時読み出した多ピ
クセルを１ビクセルずつＣＲＴディスプレイ４へ送り出
すものである。３はタイミングジェネレータであり、こ
のタイミングジェネレータ３は０１Ｌ’ｌ’デイスプレ
イ４へ送出する表示データのアドレスと読み出しタイミ
ング信号をフレームメモリ１に供給し、読み出しを行わ
せるとともに、フレームメモリｌの読み出しデータをリ
ードバッファ２にセットしたあと、ＣＲＴディスプレイ
４へ１ビクセルずつ送るタイミングを供給するものであ
る。前記のように配列が表示とずれているから、各行に
おいて、何ワード（並列読み書きの単位）目の何ピクセ
ル目からＣＲＴディヌプレイ４に送り、どこで終りにす
るかのアドレスコントロールを、行ごとに行うのも、こ
のタイミングジェネレータ３の役割である。タイミング
ジェネレータ３は、またＣＲＴディスプレイ４に水平・
垂直同期信号を供給する。４はＣＨ，Ｔディスプレイで
あり、このＣＲＴディスプレイ４はラスタースキャン形
のディスプレイであり、水平・垂直同期信号と輝度信号
により、画像を表示するものである。５はＤＤＡ、（デ
ィジタルディファレンシャルアナライザ）であシ、この
Ｄ　Ｄ　Ａ　５は数式で表現された図形をピクセル列に
変換するものである。変換結果は、ＸＹアドレス、ＸＹ
フラッグライトデータである。６はセグメントバッファ
であり、このセグメントバッファ６はＣＲＴディスプレ
イ４に表示する図形を数式の形で記憶するものである。

７はコントローラであり、このコントローラ７はセグメ
ントバッファ６から図形の要素を１つずつ取り出し、Ｄ
ＤＡ５へ渡して、ピクセル列に変換せしめるものである
。８はライトバッファであり、このライトバッファ８は
、ＤＤＡ５の変換結果をフレームメモリ１へ書き込むだ
め、一時的に記憶するものである。ライトバッファ８の
内容は、ＸＹフラッグ１０の状態により異なる。

第１図■のように、勾配が小さい図形のときは、ＸＹフ
ラッグ１０は°Ｘ＃であって、ライトバッファ８の内容
は第５図（ａ）に示すように、ＣＲＴディスプレイ４の
画面上でＸ方向に並ぶピクセル列を記憶している。まだ
、第１図■のように勾配が大きい図形のときは、ＸＹフ
ラッグ１０はＹ”であって、ライトバッファ８の内容は
、第５図（ｂ）に示すように、ＣＲＴディスプレイ４の
画面上でｙ方向に並ぶピクセル列を記憶している。当然
のこととして、ライトバッファ８は、ビクセルの点滅・
色によって異なるデータを記録している。第５図の記号
は、第４図の記号と同じである。９はＸＹアドレスレジ
スタであり、とのＸＹアドレスレジスタ９はＤ　Ｉ）　
Ａ’５でセットされ、ＤＤＡ５の変換結果として現われ
るピクセル列のフレームメモリ１上の位置を示す。画面
上器欄ノ行のビクセルのメモリ上のアドレスは（ｔ＋）
）欄ノ行の位置を示す。乙十ノ〉ｍのときは（ム十）−
ｍ）欄（）」−１）行を示す。Ｘｙアドレスレジスタ９
は、ピクセル列の代表位置を示している。ＩＯはＸＹフ
ラッグであり、このＸＹフラッグｌＯはＤＤＡ５でセッ
トされ、第１図でのべた図形の勾配によってＤＤＡ結果
がＸ方向に長い°゛Ｘ”状態か、ｙ方向に長いＹ”状態
にあるかを示す。１１はアドレス変換器であり、このア
ドレス変換器１０はフレームメモＩＪ　１のアドレスが
Ｘ方向に１ビクセルずれるに従いｙ方向へ１ビクセル分
ずらせる計算をするものである。

第６図は、アドレス変換器１１の詳細を示すものである
。第６図において１１２．１１．３、・・・は、ノ・−
ファダであり、ノ・−ファダ１１２はＸＹアドレスレジ
スタ９のＹアドレスを入力とする。ハーフアダ１１３は
、ノ・−ファダｌ“１２の出力を入力とする。以下同じ
接続をする。ハーフアダ１１２．１】３、・・・は、そ
れぞれの入力に＋１を加えるものである。上記ハーフア
ダ１１２，１１３、・・・の出力は、アドレススイッチ
１２を経由しそれぞれフレームメモＩＪ　ｌＱ別の欄に
印加せしめる。

第３図において、１２はアドレススイッチであり、この
アドレススイッチ１２はＸＹフラッグの状態により、フ
レームメモリ１へのアドレスの加え方を変えるものであ
る。すなわち、ＸＹフラッグがＸ”のときは、ＸＹアド
レスレジスタ９の出力そのままをフレームメモリ１へ印
加する。この場合、欄が右へ１つ移っても、行（Ｙ）ア
ドレスは変わらない。ＸＹフラッグが“Ｙ”のときは、
ＸＹアドレスレジスタ９の出力の欄（Ｘ）アドレスはそ
のまま印加し、行（Ｙ）アドレスはアドレス変換器１１
の出力をフレームメモリ１へ印加する。この場合、欄が
右へ１つ移ると行（Ｙ）アドレスは下へ１つづれること
になる。即ち、アドレススイッチ１２によって、アドレ
ス変換器１］を構成しているハーフアダ１１２．１１３
、・・・の出力（ｙ方向のアドレス）は、欄ごとに別の
値を取っているからである。

次に本実施例の動作を第７図によって説明する。

第７図（ａ）は、Ｘ方向に長い例である。ＤＤＡの結果
、ｄ（ｉ＋１）、ノ、ｄ（Ｌ＋２）、ノに図形が発生し
た。

水平方向の読み書きのワードｔｉｉからｄｔｉ　＋　３
）の中に入っているので、この単位で書き変える。ＸＹ
７ラノグ１０がパＸ′であるので、全欄のＹアドレスを
同じにしてフレームメモリ１に記憶する。

第７図（ｂ）は、ｙ方向に長い例である。ＤＤＡの結果
を行の（）＋１　）、（７＋２　）にデータが発生した
。

垂直方向のｄｉから’（）＋３）に入っているのでこの
単位で書きかえる。ＸＹフラッグが“Ｙ”であるので、
アドレス変換器１１経由でアドレスが印加される結果、
Ｘ方向にずれるに従い、Ｙアドレスが１つずつ増える。

フレームメモリ１の構成が１ピクセル右にずれるに従い
、下へビクセル移る形式になっているって、所定のｙ方
向に書き込まれたことになっている。

第３図では、ハーフアダにビット長の制限を設けなかっ
たが、実用的には制限を設けた方が有利である。その−
例として、ハーフアダを４ビツトにし、その数を１５コ
にすることが考えられる。

この場合、最大１６ピクセルのｙ方向書き込みができる
。この場合、４ビツト目から５ビツト目へ桁上げができ
ないので、桁上げが発生しない範囲に書き込みエリアを
制限する。ハーフアダで桁上げが発生しないように、ア
ドレス変換部へ与えるアドレスを制限し、その代り２回
に分けて書き込めばよい。

なお、上記実施例では（ｍ＋１　）Ｘ（７Ｌ＋１　）の
画面に対して％　７ＷＸ（ｍ＋２）のメモリ構成を取っ
ているが、（ｒｎ＋２）ＸｒＬのメモリ構成にしても同
じ効果を上げることができる。この場合ＣＲＴディスプ
レイ上のｔ欄ノ行目のピクセルは、メモリ上の（ｔ＋）
）欄ノ行に記憶させることになる。またハーフアダ１１
２，１１３．・・・は、１を引く動作をさせる。

発明の効果 本発明は、メモリプレーン全体に渉って読み出し方法を
工夫しているだめ、比較的多ビットのｙ方向、Ｘ方向の
切替読み出しができ、高速のリードライトに効果的であ
る。また、ＣＲＴディスプレイに表示するだめの読み出
しに当って、ピクセルの配列の変更が必要ない利点も有
する。

【図面の簡単な説明】

第１図はグラフィックディスプレイにおける画像処理例
を示す図、第２図（ａ）（ｂ）（Ｃ）は従来のグラフイ
ンクディスプレイのメモリ構成を示す図、第３図は本発
明の一実施例におけるグラフインクディスプレイ制御方
法を実施する装置のブロック図、第４図は本発明の一実
施例におけるメモリ構成を示す図、第５図（ａ）（ｂ）
はそれぞれ同実施例におけるライトバッファの動作説明
図、第６図は同実施例におけるアドレス変換器のブロッ
ク図、第７図（ａ）（ｂ）はそれぞれ同実施例の動作説
明図である。 １・・フレームメモ’Ｊ、’２・・・リードバッファ、
３・・・タイミングジェネレータ、４・・・ＣＲＴディ
スプレイ、５・・・ＤＤＡ、８　・ライトバッファ、９
・・・ＸＹアドレス、１０・・・ＸＹフラッグ、ｌｌ・
・アドレス変換器、１２・・・アドレススイッチ、］１
２．１１．３、・・・・・・ハーフアダ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第４
図 第５図 （α） （ｂ） ｄｊ＋ｌ、ノ　ａ孟すに、ノ 第６図 Ｘアドレス ｘｘｘ ｘｘｘ フレームメモワ／（／套Ｖ （６−） Ｘ７７″シス ｘｘｘ フレームメモ１りＨ／部ノ 手続補正書 昭和５フ年を月に日 昭和５８年特許願第１１７５５８号 ２発明の名称 グラフィックディスプレイ制御方法 ３補正をする者 事件との関係　特　許　出　願　人 住　所　大阪府門真市大字門真１００６番地名　称　（
５８２）松下電器産業株式会社代表者　１１１　下　俊
　彦 ４代理人　〒５７１ 住　所　大阪府門真市大字門真１００６番地松下電器産
業株式会社内 ２、特許請求の範囲 （１）　ラスクスキャン式のグラフインクディスプレイ
と、このグラフィックディスプレイの一画面を構成する
（ｍ＋１　）ｘ（ｎ＋１　）個のぐクセルに対りとを有
し、」二記フレームメモリの配列がｍＸ　Ｊ”Ｑの場合
、上記フレームメモリの乙欄１行の記憶位置に、上記グ
ラフィックディスプレイの（ｉ−）’）欄ノ行（ただし
、も−ノ＞Ｏ）または（ｔ〜）十ｍ＋１）欄（ノー１４
）行（ただし、ｔ−）＜ｏ）のビクセルを記憶させ、ま
たは上記フレームメモリの配列が（ｍ＋２）×ｎ２の場
合、上記フレームメモリノＬ欄ノ行の記憶位置に、上記
グラフィックディスプレイのノ欄（ｂ−））行（ただし
、乙−）＞０）まだは（ノーＩ）欄（乙−）十ｍ＋１）
行（ただし、乙−）くＯ）のビクセルを記憶させ、上記
フレームメモリの複数欄間−行の複数のビクセルまたは
複数欄プレイ制御方法。 （２）　複ａのハーフアダを結合し、各ハーフアダの出
力を異なったアドレスとしてフレームメモリに与える特
許請求の範囲第１項記載のグラフィックディスプレイ制
御方法。

Claims (2)

【特許請求の範囲】
1. （１）　ラスクスキャン式のグラフィックディスプレイ
   と、このグラフィックディスプレイの一画面を構成する
   （ｍ＋１）×（ｒＬ＋１）個のビクセフレに対し、ｍ　
   ｘ　ｎ、　ｉたは（ｍ＋２’）ｘｙＬ２の配列で（ｍ＋
   １）Ｘ（ｎ＋１）個のピクセルを記憶するフレームメモ
   リとを有し、上記フレームメモリの配列がｍｘｎＩの場
   合、上記フレームメモリの乙欄ノ行の記憶位置に、上記
   グラフィックディスプレイの（Ｌ−））欄ノ行（ただし
   、２−）〉０）または（ｔ−）十ｍ＋１）欄（ノー１）
   行（ただし、Ｌ−）〈０）のピクセルを記憶させ、また
   は上記フレームメモリの配列が（ｒｎ＋２）×ｒＬ２の
   場合、上記フレームメモリの２欄ノ行の記憶位置に、上
   記グラフィックディスプレイのノ欄（Ｌ−））行（ただ
   し、ｉ−ｊ〉０）または（）−１）ｍ（Ｌ−）’＋ｍ＋
   １）行（ただし、２−）く０）のピクセルを記憶させ、
   上記フレームメモリの複数欄間−行の複数のピクセルま
   たは複数棚２ベー／ 複数行の複数のピクセルを同時読出しすることを特徴と
   するグラフィックディスプレイ制御方法。
2. （２）複数のハーフアダを結合し、各ノ・−ファダの出
   力を異なったアドレスとしてフレームメモリに与える特
   許請求の範囲第１項記載のグラフインクディスプレイ制
   御方法。