JPS607491Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS607491Y2 JPS607491Y2 JP1979080455U JP8045579U JPS607491Y2 JP S607491 Y2 JPS607491 Y2 JP S607491Y2 JP 1979080455 U JP1979080455 U JP 1979080455U JP 8045579 U JP8045579 U JP 8045579U JP S607491 Y2 JPS607491 Y2 JP S607491Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- header
- pin
- semiconductor device
- pounding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
この考案は半導体装置の改良に関する。
従来、半導体装置は第１図ａ、 ｂに示すように構成さ
れ、ステムのヘッダー１には一面にチップ２が設けられ
ると共に２個のリードピン３，４が絶縁ガラス５，６を
介して貫通固着され、各り−ドピン３，４と前記チップ
２はポンディグ線７゜８により接続されている。
れ、ステムのヘッダー１には一面にチップ２が設けられ
ると共に２個のリードピン３，４が絶縁ガラス５，６を
介して貫通固着され、各り−ドピン３，４と前記チップ
２はポンディグ線７゜８により接続されている。
又、前記ヘッダー１の他面にはアースピン６が溶接によ
り固着され、このアースピン９に対向して前記チップ２
とヘッダー１はポンディグ線１０により接尾されている
。
り固着され、このアースピン９に対向して前記チップ２
とヘッダー１はポンディグ線１０により接尾されている
。
次に上記のような半導体装置の組立作業につき説明する
と、先ず、チップ２をステムのヘッダー１中央に固定す
る。
と、先ず、チップ２をステムのヘッダー１中央に固定す
る。
次いでポンディグと云う作業により、信号を出し入れす
るためのステムのり−ドピン３，４とチップ２を２０ｐ
ｍφ〜１００μｍφのＮあるいはＡｕのポンディグ線７
，８で接続する。
るためのステムのり−ドピン３，４とチップ２を２０ｐ
ｍφ〜１００μｍφのＮあるいはＡｕのポンディグ線７
，８で接続する。
更に同じようなポンディグ作業によりチップ２からステ
ムのヘッダー１上へアースのために２０μｍφ〜１００
μｍφの加あるいはＡｕのポンディグ線１０を接続する
。
ムのヘッダー１上へアースのために２０μｍφ〜１００
μｍφの加あるいはＡｕのポンディグ線１０を接続する
。
基本的には以上の作業により、半導体素子として利用で
きるものであるが、ゴミや各種雰気からの保護や取扱い
易いように蓋をしてチップ２側を覆い仕上げる。
きるものであるが、ゴミや各種雰気からの保護や取扱い
易いように蓋をしてチップ２側を覆い仕上げる。
ところで上記組立て作業において、ポンディグ作業の占
る割合が大きく、組立てコストに及ぼす影響が大きい。
る割合が大きく、組立てコストに及ぼす影響が大きい。
そこでポンディグ作業の自由化のさめに、図示のように
チップ２の高さとリードピン３，４の高さを同じくして
作業性を高めている。
チップ２の高さとリードピン３，４の高さを同じくして
作業性を高めている。
しかしながら、同じポンディグ作業でありながら、チッ
プ２からヘッダー１へのアース用ポンディグ線１０の接
続は、図示のように同一高さでないために作業性を著し
く困難にしている。
プ２からヘッダー１へのアース用ポンディグ線１０の接
続は、図示のように同一高さでないために作業性を著し
く困難にしている。
そこで、このアース用ポンディグ線１０のポンディグ作
業をやり易くするために、第２図に示すようにヘッダー
１に突出部１ａを設けた半導体装置が既に提案されてい
るが、ステム製作上、寸法精度が得難＜、部品としての
ステムのコストアップになっている。
業をやり易くするために、第２図に示すようにヘッダー
１に突出部１ａを設けた半導体装置が既に提案されてい
るが、ステム製作上、寸法精度が得難＜、部品としての
ステムのコストアップになっている。
この考案は上記従来の欠点を除去した半導体装置を提供
することを目的とする。
することを目的とする。
以下、図面を参照してこの考案の一実施例を詳細に説明
する。
する。
半導体装置の組立作業の合理化は、ポンディグ工程を簡
素化すればよく、そのためにアースピンをチップと同じ
高さに設定すればよい。
素化すればよく、そのためにアースピンをチップと同じ
高さに設定すればよい。
そこで、この考案の半導体装置は第３図ａ、 ｂに示す
ように構成され、従来例と同一箇所は同一符号を付すと
、ステムのヘッダー１には一面にチップ２が設けられと
共にリードピン３，４が絶縁ガラス５，６を介して貫通
固着している。
ように構成され、従来例と同一箇所は同一符号を付すと
、ステムのヘッダー１には一面にチップ２が設けられと
共にリードピン３，４が絶縁ガラス５，６を介して貫通
固着している。
この場合、勿論、各リードピン３，４の一端は前記チッ
プ２と略同−高さに位置し、各リードピン３，４と前記
チップ２はポンディグ線７，８により接続されている。
プ２と略同−高さに位置し、各リードピン３，４と前記
チップ２はポンディグ線７，８により接続されている。
更に前記ヘッダー１には、アースピン１１が例えばＦｅ
或いはＮｉ粉末を含有した金属粉末添加ガラス１２を介
して貫通固着されており、このアースピン１１はその一
端が前記チップ２と略同−高さに設定されている。
或いはＮｉ粉末を含有した金属粉末添加ガラス１２を介
して貫通固着されており、このアースピン１１はその一
端が前記チップ２と略同−高さに設定されている。
そしてこのアースピン１１とチップ２はアー用ボンディ
ング線１０により接続されている。
ング線１０により接続されている。
又、同図すからも明らかなように、前記絶縁ガラス５，
６ろ部分を除いてヘッダー１の表面、リードピン３，４
、アースピン１１の各表面、金属粉末添加ガラス１２の
表面には、電気メッキ例えばＮｉメッキが施されメッキ
層１３が形成されている（但し、第３図ａでは便宜上メ
ッキ層１３を省略して図示していない）。
６ろ部分を除いてヘッダー１の表面、リードピン３，４
、アースピン１１の各表面、金属粉末添加ガラス１２の
表面には、電気メッキ例えばＮｉメッキが施されメッキ
層１３が形成されている（但し、第３図ａでは便宜上メ
ッキ層１３を省略して図示していない）。
このメッキ層１３によりヘッダー１とアースピン１１と
が導通することになる。
が導通することになる。
尚、チップ２の位置する側のヘッダー１は蓋（図示せず
）により覆われるが、蓋を含む半導体装置全体はＳｎメ
ッキによりメッキされる。
）により覆われるが、蓋を含む半導体装置全体はＳｎメ
ッキによりメッキされる。
さて、次に上記半導体装置の組立につき説明すると、ヘ
ッダー１の材料である１、６１ｒｒＩＩｔｔの鉄板から
、１５７ｒｒ！ｒＬφの外形と、リードピン埋込みのた
めの２．４ｍｍφの貫通孔２個と、アースピン埋込みの
ため２．４ｒＩｒ！ｎφの孔をプレス作業により一度に
付ち抜く。
ッダー１の材料である１、６１ｒｒＩＩｔｔの鉄板から
、１５７ｒｒ！ｒＬφの外形と、リードピン埋込みのた
めの２．４ｍｍφの貫通孔２個と、アースピン埋込みの
ため２．４ｒＩｒ！ｎφの孔をプレス作業により一度に
付ち抜く。
そしてリードピン３，４である０、７５閑φのＦｅ −
Ｎｉ合金棒に軟質ガラス５，６を融着させ、アースピン
１１である０、７５ｒｒＩＩｎφのＦｅ −Ｎｉ合金棒
に２０〜６Ｑｗｔ％のＦｅ粉を含有させた軟質ガラス１
２を融着させる。
Ｎｉ合金棒に軟質ガラス５，６を融着させ、アースピン
１１である０、７５ｒｒＩＩｎφのＦｅ −Ｎｉ合金棒
に２０〜６Ｑｗｔ％のＦｅ粉を含有させた軟質ガラス１
２を融着させる。
これらのリードピン３，４とアースピン１１を前記ヘッ
ダー１の貫通孔に固定し、加熱して封着せしめる。
ダー１の貫通孔に固定し、加熱して封着せしめる。
引続きＣｕの下地メッキを行った後、Ｎｊの亜電解メッ
キで仕上げる。
キで仕上げる。
この考案の半導体装置は上記説明及び図示のように構成
され、リードピン３，４とアースピン１２が同じ高さに
あるためポンディグ条件の制御がし易くなる。
され、リードピン３，４とアースピン１２が同じ高さに
あるためポンディグ条件の制御がし易くなる。
つまりチップ２からリードピン３゜４のポンディグとア
ースピン１１へのポンディグが同一条件で行なうことが
可能となる。
ースピン１１へのポンディグが同一条件で行なうことが
可能となる。
又、リードピン３，４とアースピン１１が同じ材質、同
じ形状のため、メッキ仕上りも均一になり、ポンディグ
条件の制御がし易くなる。
じ形状のため、メッキ仕上りも均一になり、ポンディグ
条件の制御がし易くなる。
このような利点により、ポンディグ作業の自動化と信頼
性向上を図ることがどきる。
性向上を図ることがどきる。
更にこの考案では、各ガラス５．６．１２による各リー
ドピン３，４とアースピン１１の固定は３本−緒にやっ
てしまうので、組立に当り作業性が極めて優れている。
ドピン３，４とアースピン１１の固定は３本−緒にやっ
てしまうので、組立に当り作業性が極めて優れている。
又、この考案では電解メッキを施すが、ガラス５，６表
面以外の全面にメッキ層１３がよく付着する。
面以外の全面にメッキ層１３がよく付着する。
以上説明したようにこの考案によれば、実用的価値大な
る半導体装置を提供することができる。
る半導体装置を提供することができる。
第１図ａ、 ｂは従来の半導体装置の１例を示す平面図
と断面図、第２図は同じく他の例を示す要部拡大断面図
、第３図ａ、 ｂはこの考案の一実施例に係る半導体装
置を示す平面図と断面図である。 １・・・・・・ヘッダー、２・・・・・・チップ、３，
４・・・・・・リードピン、５，６・・・・・・絶縁ガ
ラス、？、８．１０・・・・・・ポンディグ線、１１・
・・・・・アースピン、１２・・・・・・金属粉末添加
ガラス、１３・・・メッキ層。
と断面図、第２図は同じく他の例を示す要部拡大断面図
、第３図ａ、 ｂはこの考案の一実施例に係る半導体装
置を示す平面図と断面図である。 １・・・・・・ヘッダー、２・・・・・・チップ、３，
４・・・・・・リードピン、５，６・・・・・・絶縁ガ
ラス、？、８．１０・・・・・・ポンディグ線、１１・
・・・・・アースピン、１２・・・・・・金属粉末添加
ガラス、１３・・・メッキ層。
Claims (1)
- 一面にチップを設けたステムのヘッダーに絶縁ガラスを
介してリードピンを貫通固着し、該リードピンと前記チ
ップをポンディグ線により接続してなる半導体装置にお
いて、前記へツタ−に金属粉末添加ガラスを介してアー
スピンを貫通固着し、更に前記絶縁ガラス及びチップを
除いてヘッダー、リードピン、アースピン、金属粉末添
加ガラスの各表面にメッキ層を形威し、且つアースピン
と前記チップをボンディング線により接続したことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979080455U JPS607491Y2 (ja) | 1979-06-13 | 1979-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979080455U JPS607491Y2 (ja) | 1979-06-13 | 1979-06-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55181343U JPS55181343U (ja) | 1980-12-26 |
| JPS607491Y2 true JPS607491Y2 (ja) | 1985-03-13 |
Family
ID=29313799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979080455U Expired JPS607491Y2 (ja) | 1979-06-13 | 1979-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607491Y2 (ja) |
-
1979
- 1979-06-13 JP JP1979080455U patent/JPS607491Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55181343U (ja) | 1980-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US1614501A (en) | Union of metallic bodies by fusion | |
| DE19927947A1 (de) | Verfahren zum Herstellen eines Drahteinlageinduktors und durch dasselbe hergestellter Drahteinlageinduktor | |
| US2032926A (en) | Electrical contact | |
| JPS6311734Y2 (ja) | ||
| JPS641058B2 (ja) | ||
| JPS6142148A (ja) | 半導体装置の製造方法 | |
| JPS5844597Y2 (ja) | Ｉｃパツケ−ジ用リ−ド構造 | |
| JPS607492Y2 (ja) | 気密封止用ステム | |
| JPS6125237Y2 (ja) | ||
| JPS6146036A (ja) | 半導体装置の製造方法 | |
| JPS6011645Y2 (ja) | 冷間圧接用気密封入容器 | |
| JPS59190468U (ja) | ロウ付け構体 | |
| JPS59180917A (ja) | 接点付導体の製造方法 | |
| JPS63241892A (ja) | 端子等の製造方法 | |
| JPS5933176Y2 (ja) | 気密端子 | |
| JPH04151842A (ja) | 半導体装置 | |
| JPS6022827B2 (ja) | ボンデイングワイヤ | |
| JPH0684683A (ja) | 電気二重層コンデンサ | |
| JPS5822558B2 (ja) | メツキ用ハンガ− | |
| JPS5941536Y2 (ja) | リ−ド端子 | |
| JPS6225906Y2 (ja) | ||
| JPS6064740A (ja) | 鉄部品と銅管部品の合体部品 | |
| JPH04370942A (ja) | ワイヤボンデイング方法 | |
| JPS61125003A (ja) | チツプ型コイル素子 | |
| JPS6418583U (ja) |