JPS6076090A - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JPS6076090A JPS6076090A JP58184756A JP18475683A JPS6076090A JP S6076090 A JPS6076090 A JP S6076090A JP 58184756 A JP58184756 A JP 58184756A JP 18475683 A JP18475683 A JP 18475683A JP S6076090 A JPS6076090 A JP S6076090A
- Authority
- JP
- Japan
- Prior art keywords
- amplification
- sense amplifier
- level
- amplifier circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 41
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 40
- 230000006870 function Effects 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 2
- 230000004913 activation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係シ、特に絶縁ゲート型電界効果
トランジスタを用いて構成される電子回路に関するもの
である。
トランジスタを用いて構成される電子回路に関するもの
である。
以下において、絶縁ゲートａ電界効果トラフジスタのう
ち代表的なＭＯＳ（Ｍｅｔａｌ Ｊｈｉｄｅ ５ｉｌｉ
ｃｏｎ）トランジスタ（以下ＭＯ８Ｔと称す）を用い且
つＮチャンネルＭＯ８Ｔを用いた場合に関して説明する
が、本発明はこれに限るものではなく、ＰチャンネルＭ
Ｏ８Ｔにも同様に適用されるものである。
ち代表的なＭＯＳ（Ｍｅｔａｌ Ｊｈｉｄｅ ５ｉｌｉ
ｃｏｎ）トランジスタ（以下ＭＯ８Ｔと称す）を用い且
つＮチャンネルＭＯ８Ｔを用いた場合に関して説明する
が、本発明はこれに限るものではなく、ＰチャンネルＭ
Ｏ８Ｔにも同様に適用されるものである。
ＭＯＢメモリ回路（以下ＲＡＭと称す）は、大容量化に
適しておシ、現在中導体メモリの主流となっているが、
なかでもそのセル面積が小さい為１トランジスタ型のダ
イナミックＲＡＭが中心となっている。この１トランジ
スタ型のダイナミックＲＡＭに於いて、最もよく用いら
れるのが、高速化の目的及び小信号の増幅の目的を満た
す意味で、バランス型のダイナミック・クリップフロッ
プ型のセンスアンプ回路が使用されている。このセンス
アンプ回路は、現在のダイナミック几ＡＭの高速化の要
求の為よシ高速で且つ広い動作マージンが要求される。
適しておシ、現在中導体メモリの主流となっているが、
なかでもそのセル面積が小さい為１トランジスタ型のダ
イナミックＲＡＭが中心となっている。この１トランジ
スタ型のダイナミックＲＡＭに於いて、最もよく用いら
れるのが、高速化の目的及び小信号の増幅の目的を満た
す意味で、バランス型のダイナミック・クリップフロッ
プ型のセンスアンプ回路が使用されている。このセンス
アンプ回路は、現在のダイナミック几ＡＭの高速化の要
求の為よシ高速で且つ広い動作マージンが要求される。
従来使用されているセンスアンプ回路’ｊｊＲ１図に示
す。第１図に於いて、ＷＬ及びＤＷＬが高レベルに上昇
し、ＴＧが高レベルとなって活性化されると、メモリセ
ルＭＣの信号及びダミーセルＤＣの信号がラインＤＬＫ
あられれ、φ１を活性し、節点ＮＩ Ｎ２に差電位が増
幅される。この増幅彼にφ２を活性化して、よシセンス
アンプの増幅を拡大して、センスアンプの増幅を行う。
す。第１図に於いて、ＷＬ及びＤＷＬが高レベルに上昇
し、ＴＧが高レベルとなって活性化されると、メモリセ
ルＭＣの信号及びダミーセルＤＣの信号がラインＤＬＫ
あられれ、φ１を活性し、節点ＮＩ Ｎ２に差電位が増
幅される。この増幅彼にφ２を活性化して、よシセンス
アンプの増幅を拡大して、センスアンプの増幅を行う。
この際φ２は、φ１が上昇した以後適度の間隔をおいた
後に上昇させるが、この上昇のタイミングは、あらかじ
め決定しておく必要がある・しかし、φ２が節点ＮＩ
Ｎ２に十分差電圧が生じた以後に高レベルとしないと、
正しい増幅機能を発揮せずに該増幅を生じる場合がある
０このφ２を上昇せしめるタイミングを任意に、最適時
間に上昇させる事が安定した且つ高速のセンスアンプを
達成する事となる。
後に上昇させるが、この上昇のタイミングは、あらかじ
め決定しておく必要がある・しかし、φ２が節点ＮＩ
Ｎ２に十分差電圧が生じた以後に高レベルとしないと、
正しい増幅機能を発揮せずに該増幅を生じる場合がある
０このφ２を上昇せしめるタイミングを任意に、最適時
間に上昇させる事が安定した且つ高速のセンスアンプを
達成する事となる。
本発明は、上記の目的を満たすセンスアンプ回路を提供
する事忙ある。
する事忙ある。
第２図に本発明の実施例を示す。
第２図に於いて、センスアンプの増幅感度全増大させる
為、２段の増幅回路構成とし１且つ１その増幅開始期間
を第一の増幅開始後自動的に第２の増幅を開所する様第
−の増幅レベルをフィードバックさせ安定した増幅開始
時間を得る様設定したものである。
為、２段の増幅回路構成とし１且つ１その増幅開始期間
を第一の増幅開始後自動的に第２の増幅を開所する様第
−の増幅レベルをフィードバックさせ安定した増幅開始
時間を得る様設定したものである。
第２図に於いて、φ１の活性化後Ｎｉｌ Ｎ１２の節点
レベルは差電位を生じ、節点Ｎ１３ Ｎ１４１ｄＮ１１
が高低レベルへ変化すると、Ｎ１３レベルが上昇を開始
し、トランジスタＱ１８がオン状態へと移シ、トランジ
スタＱ１５．Ｑ１６によシ増幅度を拡大し、これＫよシ
さらに節点Ｎ１３のレベルは上昇して増幅度を拡大し、
最終的に節点Ｎｉｌのレベルを完全な低レベルへと移し
て、その増幅を完了する。節点Ｎ１２が低レベルへと変
化する場合は、全くこの逆の動作を行い、節点Ｎ１４の
レベルヲ高レベルへと変化させトランジスタＱ１９がオ
ン状態となってトランジスタＱ１５．Ｑ１６の増幅度を
上昇させることとなる。この様に、トランジスタＱ１３
１Ｑ１４の第一の増幅と、トランジスタＱ１５．Ｑ１６
の第二の増幅とを分離させ、且つ、トランジスタＱ１３
．Ｑ１４による増幅レベルのフィードバックによシ、ト
ランジスタＱ１５゜Ｑ１６を働らかせることによシ、安
定な且つ高速のセンスアンプ動作を行うものである。
レベルは差電位を生じ、節点Ｎ１３ Ｎ１４１ｄＮ１１
が高低レベルへ変化すると、Ｎ１３レベルが上昇を開始
し、トランジスタＱ１８がオン状態へと移シ、トランジ
スタＱ１５．Ｑ１６によシ増幅度を拡大し、これＫよシ
さらに節点Ｎ１３のレベルは上昇して増幅度を拡大し、
最終的に節点Ｎｉｌのレベルを完全な低レベルへと移し
て、その増幅を完了する。節点Ｎ１２が低レベルへと変
化する場合は、全くこの逆の動作を行い、節点Ｎ１４の
レベルヲ高レベルへと変化させトランジスタＱ１９がオ
ン状態となってトランジスタＱ１５．Ｑ１６の増幅度を
上昇させることとなる。この様に、トランジスタＱ１３
１Ｑ１４の第一の増幅と、トランジスタＱ１５．Ｑ１６
の第二の増幅とを分離させ、且つ、トランジスタＱ１３
．Ｑ１４による増幅レベルのフィードバックによシ、ト
ランジスタＱ１５゜Ｑ１６を働らかせることによシ、安
定な且つ高速のセンスアンプ動作を行うものである。
第３図に本発明の他の実施例を示す。
第３図に於いて、基本的動作は、第２図と同様であるが
、第１のセンスアンプ増幅開始トランジスタＱ５８がφ
１によシ活性化され、これによシＮ５３が低下したレベ
ルを受けてＮ５４のレベルが上昇して、トランジスタＱ
５９がオン状態となって、第２の増幅を開始するもので
２段分離増幅且つ１段増幅の開始後に自動的にトランジ
スタＱ５９を活性化させる。自動フィードバックスター
タＴｒを所有する様構成されたものである０以上の様に
、本発明によれば、従来の１段増幅に加えて、２段増幅
の機能によシ、よシ高度の増幅機能管有し、且つ、１段
増幅の結界によシ自動的に第２段増幅の開始時間が設定
される事によシ高速且つ広い動作マージンを持ったセン
スアンプ回路を実現する事が可能となる・
、第１のセンスアンプ増幅開始トランジスタＱ５８がφ
１によシ活性化され、これによシＮ５３が低下したレベ
ルを受けてＮ５４のレベルが上昇して、トランジスタＱ
５９がオン状態となって、第２の増幅を開始するもので
２段分離増幅且つ１段増幅の開始後に自動的にトランジ
スタＱ５９を活性化させる。自動フィードバックスター
タＴｒを所有する様構成されたものである０以上の様に
、本発明によれば、従来の１段増幅に加えて、２段増幅
の機能によシ、よシ高度の増幅機能管有し、且つ、１段
増幅の結界によシ自動的に第２段増幅の開始時間が設定
される事によシ高速且つ広い動作マージンを持ったセン
スアンプ回路を実現する事が可能となる・
第１図は、従来用いられている公知の１トランジスタＤ
ＲＡＭに用いられるセンスアンプ回路図、第２図は本発
明の実施例を示した回路図、又第３図は、他の実施例を
示す回路図である。 ｑｔｔＱｚ・・・・・・トランジスタ、Ｃ１，Ｃ２・・
・・・・コンデンサー 第３ 図
ＲＡＭに用いられるセンスアンプ回路図、第２図は本発
明の実施例を示した回路図、又第３図は、他の実施例を
示す回路図である。 ｑｔｔＱｚ・・・・・・トランジスタ、Ｃ１，Ｃ２・・
・・・・コンデンサー 第３ 図
Claims (1)
- 絶縁ゲート型電界効果トランジスタよシ構成されるメモ
リセンスアンプ回路において、その増幅機能を第１次増
幅と第２次増幅とに分離して行い該第２次増幅は該第１
次増幅の出力を受けてコントロールされるトランジスタ
ーによシ開始されることを特徴とするフリップフロツブ
型センスアンプ回路＠
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184756A JPS6076090A (ja) | 1983-10-03 | 1983-10-03 | センスアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184756A JPS6076090A (ja) | 1983-10-03 | 1983-10-03 | センスアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076090A true JPS6076090A (ja) | 1985-04-30 |
Family
ID=16158790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184756A Pending JPS6076090A (ja) | 1983-10-03 | 1983-10-03 | センスアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076090A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360405B1 (ko) * | 2000-08-09 | 2002-11-13 | 삼성전자 주식회사 | 출력 안정도를 개선하는 반도체 장치의 데이터 출력용증폭 회로 및 이를 구비하는 반도체 장치 |
| KR100847761B1 (ko) * | 2002-03-29 | 2008-07-23 | 주식회사 하이닉스반도체 | 전류차를 감지하기 위한 감지증폭기 |
-
1983
- 1983-10-03 JP JP58184756A patent/JPS6076090A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360405B1 (ko) * | 2000-08-09 | 2002-11-13 | 삼성전자 주식회사 | 출력 안정도를 개선하는 반도체 장치의 데이터 출력용증폭 회로 및 이를 구비하는 반도체 장치 |
| KR100847761B1 (ko) * | 2002-03-29 | 2008-07-23 | 주식회사 하이닉스반도체 | 전류차를 감지하기 위한 감지증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4421996A (en) | Sense amplification scheme for random access memory | |
| EP0027169B1 (en) | Sense amplifier for integrated memory array | |
| JPH0518198B2 (ja) | ||
| JPS6228996A (ja) | Ｄｒａｍ回路のメモリセル | |
| JPH05205475A (ja) | データ伝送回路 | |
| JPH0462437B2 (ja) | ||
| US11763878B2 (en) | Semiconductor device including sense amplifier having enhanced sensing margin and method of controlling the same | |
| US4858193A (en) | Preamplification method and apparatus for dram sense amplifiers | |
| JPS61126690A (ja) | 半導体メモリ | |
| EP0184031B1 (en) | Highly sensitive high performance sense amplifier | |
| JPS6076090A (ja) | センスアンプ回路 | |
| US4280070A (en) | Balanced input buffer circuit for semiconductor memory | |
| JPH0215953B2 (ja) | ||
| US4460983A (en) | Integrated dynamic read-write memory | |
| JPH04232691A (ja) | サイクル・タイムを短縮したクロック動作式増幅器 | |
| US5274592A (en) | Semiconductor integrated circuit device for high-speed transmission of data and for improving reliability of transfer transistor, applicable to DRAM with voltage-raised word lines | |
| US6970390B2 (en) | DRAM memory circuit with sense amplifiers | |
| JPH0541085A (ja) | センスアンプ回路 | |
| JPH1055672A5 (ja) | ||
| CN115810377B (zh) | 读出电路和数据读出方法 | |
| JP2604873B2 (ja) | センスアンプ回路 | |
| KR100357498B1 (ko) | 반도체 메모리 | |
| JPS6212992A (ja) | 半導体記憶装置 | |
| JPS58211394A (ja) | 半導体集積回路 | |
| JPH0770225B2 (ja) | デ−タバス増幅回路 |