JPS6076806A - シユミツトトリガ回路 - Google Patents
シユミツトトリガ回路Info
- Publication number
- JPS6076806A JPS6076806A JP58184555A JP18455583A JPS6076806A JP S6076806 A JPS6076806 A JP S6076806A JP 58184555 A JP58184555 A JP 58184555A JP 18455583 A JP18455583 A JP 18455583A JP S6076806 A JPS6076806 A JP S6076806A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- resistor
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、動作振幅が小さく、低消費電力化しても、高
抵抗を必要とせず、確実に反転動作する７−ミツトトリ
ガ回路に関するものである。
抵抗を必要とせず、確実に反転動作する７−ミツトトリ
ガ回路に関するものである。
背景技術
従来、トリガ信号を得るために、第１図のような回路が
用いられていた。第２図はその動作波形図で、（ａ）は
入力波形、（ｂ）は出力波形である。以下その動作を説
明する。
用いられていた。第２図はその動作波形図で、（ａ）は
入力波形、（ｂ）は出力波形である。以下その動作を説
明する。
ＮＰＮ型トランジスタ６のエミッタ電位■Ｅと、ＮＰＮ
型トランジスタ６がオンするのに必要な最小ベース・エ
ミッタ間電圧との和を■。とすると、ＮＰＮ型トランジ
スタ６０ベース箪位Ｖ□、が電圧■。より低くなってい
る場合、ＮＰＮ型トランジスタ６はオフ状態、他方のＮ
Ｐ Ｎ型トランジスタ７はオン状態となっている。
型トランジスタ６がオンするのに必要な最小ベース・エ
ミッタ間電圧との和を■。とすると、ＮＰＮ型トランジ
スタ６０ベース箪位Ｖ□、が電圧■。より低くなってい
る場合、ＮＰＮ型トランジスタ６はオフ状態、他方のＮ
Ｐ Ｎ型トランジスタ７はオン状態となっている。
次に、ＮＰＮ型トランジスタ６０ベース電位ｖｒＮが電
圧Ｖ。よりも高くなると、ＮＰＮ型トランジスタ６のコ
レクタにコレクタ電流が流れる。このとき抵抗１に電圧
降下が生じ、この電圧降下を高電位電源Ｖ。Ｇ（ここで
はグランド、０■）より差引いた電圧を抵抗３．抵抗５
からなる分圧器により分圧して、ＮＰＮ型トランジスタ
７のベースに伝える。これによってトランジスタ７０ベ
ース電位が下がり、ＮＰＮ型トランジスタ７のコレクタ
電流が減少して、トランジスタ７はオフ状態に到達し、
逆にＮ Ｉ） Ｎ型トランジスタ６はオン状態に到達す
る。
圧Ｖ。よりも高くなると、ＮＰＮ型トランジスタ６のコ
レクタにコレクタ電流が流れる。このとき抵抗１に電圧
降下が生じ、この電圧降下を高電位電源Ｖ。Ｇ（ここで
はグランド、０■）より差引いた電圧を抵抗３．抵抗５
からなる分圧器により分圧して、ＮＰＮ型トランジスタ
７のベースに伝える。これによってトランジスタ７０ベ
ース電位が下がり、ＮＰＮ型トランジスタ７のコレクタ
電流が減少して、トランジスタ７はオフ状態に到達し、
逆にＮ Ｉ） Ｎ型トランジスタ６はオン状態に到達す
る。
その後、ＮＰＮ型トランジスタ６のベース電位ＶＩＮが
再び電圧■。よりも低くなると、前記動作と逆動作が起
こり、ＮＰＮ型トランジスタ６はオフ状態、ＮＰＮ型ト
ランジスタ７はオン状態となり、安定状態に復帰する。
再び電圧■。よりも低くなると、前記動作と逆動作が起
こり、ＮＰＮ型トランジスタ６はオフ状態、ＮＰＮ型ト
ランジスタ７はオン状態となり、安定状態に復帰する。
しかし、上述した従来の第１図のようなシュミットトリ
ガ回路では、抵抗１による電圧降下の変化量を高電位電
源より差引いた電圧を抵抗３と抵抗５によって分圧し、
これがＮ Ｐ Ｎ型トランジスタ７のベース電位の変化
量となるため、抵抗１による電圧降下の変化量、すなわ
ち回路の動作振幅が大きくないと、十分ＮＰＮ型トラン
ジスタ７がオン、オフしない。なた、回路の消費電力を
少なくする場合には、抵抗３．抵抗５全茜抵抗値にしな
けれはならず、上述した従来の第１図の７ユミソト回路
ではＥＣＬ（エミッタ・カップルド・ロジック）ＩＣ化
には不向きである。
ガ回路では、抵抗１による電圧降下の変化量を高電位電
源より差引いた電圧を抵抗３と抵抗５によって分圧し、
これがＮ Ｐ Ｎ型トランジスタ７のベース電位の変化
量となるため、抵抗１による電圧降下の変化量、すなわ
ち回路の動作振幅が大きくないと、十分ＮＰＮ型トラン
ジスタ７がオン、オフしない。なた、回路の消費電力を
少なくする場合には、抵抗３．抵抗５全茜抵抗値にしな
けれはならず、上述した従来の第１図の７ユミソト回路
ではＥＣＬ（エミッタ・カップルド・ロジック）ＩＣ化
には不向きである。
発明の開示
本発明は、上述のような従来の問題点を改善し、ＥＣＬ
ＩＣ化されたシーミツトトリガ回路を提供できるよう
にするものである。
ＩＣ化されたシーミツトトリガ回路を提供できるよう
にするものである。
本発明は上述の目的を達成するために、異なる電位から
なる第１および第２の電位源と、３個のトランジスタの
回路接続とをもってシュミットトリガ回路を構成するも
のである。すなわち、第１のトランジスタ接続は、コレ
クタが第１の抵抗を介して第１の電位源に接続され、エ
ミッタが第１の定電流源を介して第２の電位源に接続さ
れると共に、ベースに信号が入力されるよりにしたもの
であり、第２のトランジスタ接続は、コレクタ電流１の
電位源に接続され、エミッタか第２の抵わしと第２の定
電流源の直列回路を介して第２の電位源に接続され、ベ
ースが第１の抵抗の電圧降下全入力として受けるように
なっており、第３のトランジスタ接続はコレクタが第３
の抵抗を介して第１の電位源に接続され、エミッタが第
１の定電流源に接続され、ベースか第２の抵抗と第２の
定電流源との接続点に接続されており、第１の抵抗の電
圧降下に応答して第２のトランジスタがオン・オフ動作
し、この第２のトランジスタの動作に応答して第３のト
ランジスタが動作することを特徴としたものである。
なる第１および第２の電位源と、３個のトランジスタの
回路接続とをもってシュミットトリガ回路を構成するも
のである。すなわち、第１のトランジスタ接続は、コレ
クタが第１の抵抗を介して第１の電位源に接続され、エ
ミッタが第１の定電流源を介して第２の電位源に接続さ
れると共に、ベースに信号が入力されるよりにしたもの
であり、第２のトランジスタ接続は、コレクタ電流１の
電位源に接続され、エミッタか第２の抵わしと第２の定
電流源の直列回路を介して第２の電位源に接続され、ベ
ースが第１の抵抗の電圧降下全入力として受けるように
なっており、第３のトランジスタ接続はコレクタが第３
の抵抗を介して第１の電位源に接続され、エミッタが第
１の定電流源に接続され、ベースか第２の抵抗と第２の
定電流源との接続点に接続されており、第１の抵抗の電
圧降下に応答して第２のトランジスタがオン・オフ動作
し、この第２のトランジスタの動作に応答して第３のト
ランジスタが動作することを特徴としたものである。
本発明によれは、回路内の信号の動作振幅をＥＣＬレベ
ルにすることかでき、低消費電力化を容易にｒ＝Ｊ能と
し、しかも高抵抗を使用することがない。したがって、
本発明の構成によるシュミットトリガ回路を用いれば、
ＥＣ，ＬＩＣ化を容易に実現することが可能である。
ルにすることかでき、低消費電力化を容易にｒ＝Ｊ能と
し、しかも高抵抗を使用することがない。したがって、
本発明の構成によるシュミットトリガ回路を用いれば、
ＥＣ，ＬＩＣ化を容易に実現することが可能である。
発明を実施するだめの最良の形態
以下、第３図全参照して、本発明の実施例について詳し
く説明する。
く説明する。
第３図は本発明に係るシュミツトドリカ回Ｋｋ示す。Ｎ
ＰＮ型トランジスタ１１のコレクタは抵抗８を介して高
電位電源ＶＣＣ（ここではグランド。
ＰＮ型トランジスタ１１のコレクタは抵抗８を介して高
電位電源ＶＣＣ（ここではグランド。
０■）に接続され、またエミッタはＮＰＮ型トランジス
タ１３のエミッタに共通接続され、定電流源１４を介し
て低電位電源ＶＥＥに接続される。ＮＰＮ型トランジス
タ１２のコレクタは高電位電源ＶＣＣに接続され、ベー
スはＮＰＮ型トランジスタ１１のコレクタに接続され、
エミッタは抵抗９と定電流源１５の直列回路を介して低
電位電源Ｖゆに接続される。ＮＰＮ型トランジスタ１３
のコレクタは抵抗ｌＯを介して高電位電源Ｖ。０に接続
され、ベースは抵抗９と定電流源１５の接続点に接続さ
れる。
タ１３のエミッタに共通接続され、定電流源１４を介し
て低電位電源ＶＥＥに接続される。ＮＰＮ型トランジス
タ１２のコレクタは高電位電源ＶＣＣに接続され、ベー
スはＮＰＮ型トランジスタ１１のコレクタに接続され、
エミッタは抵抗９と定電流源１５の直列回路を介して低
電位電源Ｖゆに接続される。ＮＰＮ型トランジスタ１３
のコレクタは抵抗ｌＯを介して高電位電源Ｖ。０に接続
され、ベースは抵抗９と定電流源１５の接続点に接続さ
れる。
いま第３図の回路において、入力電圧ＶＩＮがＮＰＮＷ
ＰＮＰトランジスタエミッタ電位と、Ｎ Ｐ Ｎ型トラ
ンジスタ１１がオンするのに必要なベース・エミッタ間
電圧との和よシも高くなったとする。すると、ＮＰＮ型
トランジスタ１１のコレクタにコレクタ電流が流ｔｔは
じめ、これによシ抵抗８に電圧降Ｆが発生し、この電圧
降１によりＮＰＮ型トランジスタ１２０ベース電位が押
し下げられ、さらにＮＰＮｍトランジスタ１３０ベース
も同じ電圧だけ押し下げられる。このようにして、ＮＰ
Ｎ５）ランジスタ１３のエミッタ電圧とＮＰＮ型トラン
ジスタ１３かオンするのに必要なベース・エミッタ間電
圧との和よりもＮＰＮ型トランジスタ１３０ベース電位
が下がると、ＮＰＮ型トランジスタ１３はオフ状態とな
る。
ＰＮＰトランジスタエミッタ電位と、Ｎ Ｐ Ｎ型トラ
ンジスタ１１がオンするのに必要なベース・エミッタ間
電圧との和よシも高くなったとする。すると、ＮＰＮ型
トランジスタ１１のコレクタにコレクタ電流が流ｔｔは
じめ、これによシ抵抗８に電圧降Ｆが発生し、この電圧
降１によりＮＰＮ型トランジスタ１２０ベース電位が押
し下げられ、さらにＮＰＮｍトランジスタ１３０ベース
も同じ電圧だけ押し下げられる。このようにして、ＮＰ
Ｎ５）ランジスタ１３のエミッタ電圧とＮＰＮ型トラン
ジスタ１３かオンするのに必要なベース・エミッタ間電
圧との和よりもＮＰＮ型トランジスタ１３０ベース電位
が下がると、ＮＰＮ型トランジスタ１３はオフ状態とな
る。
また、入力電圧ＶＩＮが、ＮＰＮ型トランジスタ１１の
エミッタ電位とＮＰＮ型トランジスタ１１がオンするの
に必要なベースφエミッタ間電圧との和よりも低くなっ
たとぎは、前記動作と逆の動作が行われ、ＮＰＮ型トラ
ンジスタ１１がオフ状態になり、ＮＰＮ型トランジスタ
１３はオン状態となる。
エミッタ電位とＮＰＮ型トランジスタ１１がオンするの
に必要なベースφエミッタ間電圧との和よりも低くなっ
たとぎは、前記動作と逆の動作が行われ、ＮＰＮ型トラ
ンジスタ１１がオフ状態になり、ＮＰＮ型トランジスタ
１３はオン状態となる。
ここで、抵抗９は、Ｎｌ’Ｎ型トランジスタ１３がオン
状態にあるときのＮＰへ型トランジスタ１１および１３
の共通エミッタの電位ｒ任意に設定するもので、これに
よシ本回路の入力電圧ＶＩＮに対する識別レベルに？定
することができる。まだ、定電流源１４．１５について
はカレントミラーなどにより構成できる。
状態にあるときのＮＰへ型トランジスタ１１および１３
の共通エミッタの電位ｒ任意に設定するもので、これに
よシ本回路の入力電圧ＶＩＮに対する識別レベルに？定
することができる。まだ、定電流源１４．１５について
はカレントミラーなどにより構成できる。
以上の説明ではＮ’ Ｐ Ｎ型トランジスタを用いて論
じてきたが、しかし高を位電綜と低電位電源を入れかえ
ることによって、ＰＮＰ型トランジスタでも本発明は構
成可能である。
じてきたが、しかし高を位電綜と低電位電源を入れかえ
ることによって、ＰＮＰ型トランジスタでも本発明は構
成可能である。
第１図は従来のシーミツトトリガ回路を示す回路図、第
２図は第１図の回路による動作彼形図、第３図は本発明
の実施例を示すシーミツトトリガ回路の回路図である。 ８ 、９’、 １０・・・・・・抵抗、１１，１２，１
３・・・・・・ＮＰＮ型トランジスタ、１４．１５・・
・・・・定電流源、ｖｏＧ・・・・・・高電位電源、Ｖ
や・・・・・・低電位電源ｓ ＶＩＮ・・・・・・入力
電圧、ｖｏＵＴ・・・・・・出力電圧、ｖ。・・・・・
・トランジスタ６のエミッタ電位と、トランジスタ６が
オンするのに必要な最少ベース・エミッタ間電圧との和
の電位。 巨（ｊ（） グ ｌシ〈〕 第７図 第３区
２図は第１図の回路による動作彼形図、第３図は本発明
の実施例を示すシーミツトトリガ回路の回路図である。 ８ 、９’、 １０・・・・・・抵抗、１１，１２，１
３・・・・・・ＮＰＮ型トランジスタ、１４．１５・・
・・・・定電流源、ｖｏＧ・・・・・・高電位電源、Ｖ
や・・・・・・低電位電源ｓ ＶＩＮ・・・・・・入力
電圧、ｖｏＵＴ・・・・・・出力電圧、ｖ。・・・・・
・トランジスタ６のエミッタ電位と、トランジスタ６が
オンするのに必要な最少ベース・エミッタ間電圧との和
の電位。 巨（ｊ（） グ ｌシ〈〕 第７図 第３区
Claims (1)
- 異なる電位からなる第１および第２の電位源と、コレク
タが第１の抵抗を介して前記第１の電位源に接続され、
エミッタが第ｌの定電流源を介して前記第２の電位源に
接続されると共に、ベースに信号が入力されるようにし
た第１のトランジスタ接続と、コレクタが前記第１の電
位源に接続され、エミッタが第２の抵抗と第２の定電流
源の直列回路を介して前記第２の電位源に接続され、ベ
ースが前記第１の抵抗の電圧降下を入力として受ける第
２のトランジスタ接続と、コレクタが第３の抵抗を介し
て前記第１の電位源に接続され、エミッタが前記第１の
定電流源に接続され、ベースが前記第２の抵抗と前記第
２の定電流源との接続点に接続された第３のトランジス
タ接続と全備え、前記第１の抵抗の電圧降下に応答して
前記第２のトランジスタがオン−オフ動作し、この第２
のトランジスタの動作に応答して前記第３のトランジス
タが動作することを特徴とするシュミットトリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184555A JPS6076806A (ja) | 1983-10-04 | 1983-10-04 | シユミツトトリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184555A JPS6076806A (ja) | 1983-10-04 | 1983-10-04 | シユミツトトリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076806A true JPS6076806A (ja) | 1985-05-01 |
Family
ID=16155250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184555A Pending JPS6076806A (ja) | 1983-10-04 | 1983-10-04 | シユミツトトリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076806A (ja) |
-
1983
- 1983-10-04 JP JP58184555A patent/JPS6076806A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63501914A (ja) | 温度補償付ｃｍｏｓ−ｅｃｌロジツク・レベル変換器 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JPH03788B2 (ja) | ||
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPS60117818A (ja) | アナログ信号切換回路装置 | |
| JPH024521Y2 (ja) | ||
| JPS58207119A (ja) | 電流源回路 | |
| JPH026684Y2 (ja) | ||
| JPS6340915Y2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH0434849B2 (ja) | ||
| JPS63178309A (ja) | 電流バイアス回路 | |
| JPH05288781A (ja) | 電圧検出回路 | |
| JPS634962B2 (ja) | ||
| JPH0413886B2 (ja) | ||
| JPH0152976B2 (ja) | ||
| JPH02122293A (ja) | パルス信号送出回路 | |
| JPS5848533A (ja) | ３ステ−ト出力回路 |