JPS6079450A - 記憶装置エラ−訂正方式 - Google Patents
記憶装置エラ−訂正方式Info
- Publication number
- JPS6079450A JPS6079450A JP58188256A JP18825683A JPS6079450A JP S6079450 A JPS6079450 A JP S6079450A JP 58188256 A JP58188256 A JP 58188256A JP 18825683 A JP18825683 A JP 18825683A JP S6079450 A JPS6079450 A JP S6079450A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- written
- memory element
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は記憶装置のエラー訂正方式に関するものである
。
。
（ｂｌ 従来技術と問題点
第１図はインバート回路を有する従来の記憶装置を示し
、１は記憶部、２はイン）＜−ト回路、３゜４はマルチ
プレクサ、５はチェ・ツク回路をそれぞれ示す。
、１は記憶部、２はイン）＜−ト回路、３゜４はマルチ
プレクサ、５はチェ・ツク回路をそれぞれ示す。
マルチプレクサ４に書き込みデータが転送されると、マ
ルチプレクサ４はそのデータを選択し、そのデータは記
憶部１の指定されたアドレスに対応する記憶素子に書き
込まれる。インバート回路２は記憶部ｌより読み出され
たデータの各ビットを反転する。マルチプレクサ３は記
憶部１の記憶素子より読み出されるデータのインバート
ピント（１）が立っていれば（１”となっている）、イ
ンバート回路２を介して読み出されるデータを、さもな
くば、記憶部１よりのデータを直接選択する。
ルチプレクサ４はそのデータを選択し、そのデータは記
憶部１の指定されたアドレスに対応する記憶素子に書き
込まれる。インバート回路２は記憶部ｌより読み出され
たデータの各ビットを反転する。マルチプレクサ３は記
憶部１の記憶素子より読み出されるデータのインバート
ピント（１）が立っていれば（１”となっている）、イ
ンバート回路２を介して読み出されるデータを、さもな
くば、記憶部１よりのデータを直接選択する。
選択されたデータにヂエソク回路５によりエラーが検出
されると、前記記憶素子に先と同じ書き込みデータを書
き込むか、又は、前記記憶素子より読み出され、インバ
ート回路２により各ビットを反転したデータを前記記憶
素子に書き込む。尚、その選択はマルチプレクサ４によ
って行なう。
されると、前記記憶素子に先と同じ書き込みデータを書
き込むか、又は、前記記憶素子より読み出され、インバ
ート回路２により各ビットを反転したデータを前記記憶
素子に書き込む。尚、その選択はマルチプレクサ４によ
って行なう。
下に示す表は、第１図の記憶装置内を転送されるデータ
を示す。
を示す。
今、記憶部１の任意のアドレスに対応する記憶素子に（
１）のような全てが０゛である書き込みデータを書き込
む。
１）のような全てが０゛である書き込みデータを書き込
む。
ここで、このデータ＋１１に対応するインハートビット
は“０”である。このデータ（１１を前記記憶素子より
読み出すと、図１に示すようにある第βビットが“１”
であるようなデータが読み出されたものとすると、マル
チプレクサ３が選択するデータにはエラーが存在する。
は“０”である。このデータ（１１を前記記憶素子より
読み出すと、図１に示すようにある第βビットが“１”
であるようなデータが読み出されたものとすると、マル
チプレクサ３が選択するデータにはエラーが存在する。
そのエラーがチェック回路５によって検出されると、前
記記憶素子に再度書き込みデータを書き込む。ソフト（
間欠）エラーであれば、このように書き込みを再度やり
直す（以下、リライトとする）ことによりエラーは存在
しなくなる。
記記憶素子に再度書き込みデータを書き込む。ソフト（
間欠）エラーであれば、このように書き込みを再度やり
直す（以下、リライトとする）ことによりエラーは存在
しなくなる。
ところで、このようなりライトを所定回数行った後にも
エラーが検出される場合は、前記記憶素子にハード（固
定）エラーがあるものとし、前記記憶素子より読み出さ
れるデータ（２）をインバート回路２を介し“１”と“
０”とを反転し、その反転したデータ（３）を再度前記
記憶素子に書き込む。
エラーが検出される場合は、前記記憶素子にハード（固
定）エラーがあるものとし、前記記憶素子より読み出さ
れるデータ（２）をインバート回路２を介し“１”と“
０”とを反転し、その反転したデータ（３）を再度前記
記憶素子に書き込む。
ここで、前記記憶素子にバーしエラーがあれば、前記記
憶素子に書き込まれたデータの第１ビツトは“１”とな
る。ずなはち、データ（３）はデータ（４）のようにな
る。ここで、このデータに対応するインバートビットは
“１”となっているので、マルチプレクサ３は、前記記
憶素子よりデータが読め出されると、インバート回路２
を介して送られるデータを選択する。ここで、インバー
ト回路２より送られるデータは（１）のようになり、見
かけ上止しいデータが読め出されたこととなる。
憶素子に書き込まれたデータの第１ビツトは“１”とな
る。ずなはち、データ（３）はデータ（４）のようにな
る。ここで、このデータに対応するインバートビットは
“１”となっているので、マルチプレクサ３は、前記記
憶素子よりデータが読め出されると、インバート回路２
を介して送られるデータを選択する。ここで、インバー
ト回路２より送られるデータは（１）のようになり、見
かけ上止しいデータが読め出されたこととなる。
ところで、このようなエラー訂正方式においては、所定
回数リライトを繰り返した後に読み出されたデータにエ
ラーが検出され、インバー１−回路２で反転されたデー
タを書き込み、読み出し、その読み出したデータに更に
エラーが検出された場合には装置自体を止めてしまう。
回数リライトを繰り返した後に読み出されたデータにエ
ラーが検出され、インバー１−回路２で反転されたデー
タを書き込み、読み出し、その読み出したデータに更に
エラーが検出された場合には装置自体を止めてしまう。
例えば、所定回数番目にリライトしたデータにたまたま
（２）のようなエラーが存在し、記憶素子にはハードエ
ラーがないような場合には、データを反転して記憶素子
に書き込み、読み出しすると、（３）のようなデータが
読み出されてしまう。そのため、チェック回路５ではエ
ラーが検出され、装置は止まってしまう。
（２）のようなエラーが存在し、記憶素子にはハードエ
ラーがないような場合には、データを反転して記憶素子
に書き込み、読み出しすると、（３）のようなデータが
読み出されてしまう。そのため、チェック回路５ではエ
ラーが検出され、装置は止まってしまう。
（Ｃ） 発明の目的
そこで本発明は装置を止めることなくエラーを解消しう
るエラー訂正方式を提案するものである。
るエラー訂正方式を提案するものである。
［ｄｌ 発明の構成
そのため本発明では第一選択手段より転送されたデータ
を任意の記憶素子に書き込む記憶手段と、該記憶素子よ
り読み出されるデータを反転する反転手段と、該記憶素
子より読み出されたデータか、該記憶素子より読み出さ
れ該反転手段で反転されたデータかのいずれか一方を選
択する第二選択手段と、該反転手段で反転されたデータ
か、書き込みデータかのいずれか一方を選択する前記第
−選択手段と、前記第二選択手段で選択されたデータの
エラーを検出する検出手段と、前記第一選択手段の選択
を制御する制御手段とによって構成され、前記第二選択
手段は、前記記憶手段の任意の記１．ａ素子に書き込み
データが書き込まれていれば、該記憶素子より読み出さ
れたデータを選択し、該記憶素子に前記反転手段で反転
されたデータが書き込まれていれば、該記憶素子より読
み出されたデータを該反転手段で反転したデータを選択
し、前記第二選択手段で選択されたデータに前記検出手
段によりエラーが検出されると、前記記憶素子に対しデ
ータの再書き込み、再読み出しを行うに際し、前記第二
選択手段で選択されるデータにエラーが検出されなくな
るまでは、前記制御手段は前記第一選択手段が前記書き
込みデータと、前記反転手段で反転されたデータを交互
に選択するように制御することを特徴とする記憶装置エ
ラー訂正方式を提案する。
を任意の記憶素子に書き込む記憶手段と、該記憶素子よ
り読み出されるデータを反転する反転手段と、該記憶素
子より読み出されたデータか、該記憶素子より読み出さ
れ該反転手段で反転されたデータかのいずれか一方を選
択する第二選択手段と、該反転手段で反転されたデータ
か、書き込みデータかのいずれか一方を選択する前記第
−選択手段と、前記第二選択手段で選択されたデータの
エラーを検出する検出手段と、前記第一選択手段の選択
を制御する制御手段とによって構成され、前記第二選択
手段は、前記記憶手段の任意の記１．ａ素子に書き込み
データが書き込まれていれば、該記憶素子より読み出さ
れたデータを選択し、該記憶素子に前記反転手段で反転
されたデータが書き込まれていれば、該記憶素子より読
み出されたデータを該反転手段で反転したデータを選択
し、前記第二選択手段で選択されたデータに前記検出手
段によりエラーが検出されると、前記記憶素子に対しデ
ータの再書き込み、再読み出しを行うに際し、前記第二
選択手段で選択されるデータにエラーが検出されなくな
るまでは、前記制御手段は前記第一選択手段が前記書き
込みデータと、前記反転手段で反転されたデータを交互
に選択するように制御することを特徴とする記憶装置エ
ラー訂正方式を提案する。
ｔｅ＋ 発明の実施例
第２図は本発明の一実施例である記憶装置エラー訂正方
式を実施するための記憶装置を示し、１１は記憶部、１
２はインバート回路、１３，１４゜１５はマルチプレク
サ、１６はコントロール回路。
式を実施するための記憶装置を示し、１１は記憶部、１
２はインバート回路、１３，１４゜１５はマルチプレク
サ、１６はコントロール回路。
１７はチェック回路をそれぞれ示す。
マルチプレクサ１５に書き込みデータが転送されると、
マルチプレクサ１５はそのデータを選択し、そのデータ
は記憶部１１の任意のアドレスに対応する記憶素子に書
き込まれる。
マルチプレクサ１５はそのデータを選択し、そのデータ
は記憶部１１の任意のアドレスに対応する記憶素子に書
き込まれる。
インバート回路１２は記憶部１１より読み出されたデー
タの各ヒントを反転させる。マルチプレクサ１３は記憶
部１１の記憶素子より読み出されるデータのインバート
ビット（１）が立っていれば（“ｌ”となっている）、
インバート回路２を介して読み出されるデータを、さも
なくば記憶部１１より読み出されるデータを直接選択す
る。
タの各ヒントを反転させる。マルチプレクサ１３は記憶
部１１の記憶素子より読み出されるデータのインバート
ビット（１）が立っていれば（“ｌ”となっている）、
インバート回路２を介して読み出されるデータを、さも
なくば記憶部１１より読み出されるデータを直接選択す
る。
マルチプレクサ１４は、コントロール回路１６の制御に
より、書き込みデータか、記憶素子より読み出され、イ
ンバート回路１２を介して転送されるデータかのいずれ
か一方を選択する。コントロール回路１６は、再書き込
み時、書き込みデータとインバート回路を介して転送さ
れるデータが交互に選択されるようマルチプレクサ１４
を制御する。マルチプレクｆ１５は、マルチプレクサ１
３で選択されたデータにチェック回路１７によりエラー
が検出されると、それ以降はマルチプレクサ１４より転
送されるデータを選択する。
より、書き込みデータか、記憶素子より読み出され、イ
ンバート回路１２を介して転送されるデータかのいずれ
か一方を選択する。コントロール回路１６は、再書き込
み時、書き込みデータとインバート回路を介して転送さ
れるデータが交互に選択されるようマルチプレクサ１４
を制御する。マルチプレクｆ１５は、マルチプレクサ１
３で選択されたデータにチェック回路１７によりエラー
が検出されると、それ以降はマルチプレクサ１４より転
送されるデータを選択する。
今、記憶部１１の任意のアドレスに対応する記憶素子に
書き込みデータが書き込まれ、前記記憶素子より読み出
されたデータをマルチプレクサ１３が選択し、そのデー
タにチェック回路１７によりエラーが検出されたものと
する。
書き込みデータが書き込まれ、前記記憶素子より読み出
されたデータをマルチプレクサ１３が選択し、そのデー
タにチェック回路１７によりエラーが検出されたものと
する。
コントロール回路１６にエラーが報告されると、コント
ロール回路１６は、マルチプレクサ１４が書き込みデー
タを選択するように制御する。そして前記記憶素子へ書
き込みデータの書き込みを行う。そして、前記記憶素子
より読み出されたデータにチェック回路１７によりエラ
ーが検出されれば、今度は、コントロール回路１６は、
マルチプレクサ１４がインバート回路１２を介して転送
されたデータを選択するように制御する。そして前記記
憶素子にデータを書き込む。
ロール回路１６は、マルチプレクサ１４が書き込みデー
タを選択するように制御する。そして前記記憶素子へ書
き込みデータの書き込みを行う。そして、前記記憶素子
より読み出されたデータにチェック回路１７によりエラ
ーが検出されれば、今度は、コントロール回路１６は、
マルチプレクサ１４がインバート回路１２を介して転送
されたデータを選択するように制御する。そして前記記
憶素子にデータを書き込む。
更に、前記記憶素子より読み出されたデータにエラーが
検出されると、上記の手順を繰り返す。
検出されると、上記の手順を繰り返す。
このように、書き込みデータとインバート回路１２を介
して転送されるデータを記憶素子に交互に書き込むよう
にすれば、コントロール回路の状態（最初にエラーが検
出された時に、マルチプレクサ１４に書き込みデータを
選択させるのが、それとも、インバート回路１２を介し
て転送されるデータを選択させるのが）にかかわらず、
たがだが二度目の書き込みで、ソフトエラー、ハードエ
ラーを解消できる。
して転送されるデータを記憶素子に交互に書き込むよう
にすれば、コントロール回路の状態（最初にエラーが検
出された時に、マルチプレクサ１４に書き込みデータを
選択させるのが、それとも、インバート回路１２を介し
て転送されるデータを選択させるのが）にかかわらず、
たがだが二度目の書き込みで、ソフトエラー、ハードエ
ラーを解消できる。
（ｆｌ 発明の効果
本発明によれば、エラーを検出するとたがだが二度目の
書き込みでソフトエラー、ハードエラーを解消でき、又
、ソフトエラーが連続的に偶発した場合にも、装置を止
めずともエラーの訂正が行えるエラー訂正方式を得るこ
とができる。
書き込みでソフトエラー、ハードエラーを解消でき、又
、ソフトエラーが連続的に偶発した場合にも、装置を止
めずともエラーの訂正が行えるエラー訂正方式を得るこ
とができる。
第１図はインバート回路を有する従来の記憶装置を示し
、１は記憶部、２はインバート回路、３゜４はマルチプ
レクサ、５はチェック回路をそれぞれ示す。 第２図は本発明の一実施例である記憶装置エラー訂正方
式を実施するための記憶装置を示し、１１は記憶部、１
２はインバート回路、１３，１４゜１５はマルチプレク
サ、１６はコントロール回路。 １７はチェック回路をそれぞれ示す。 、・・、−活Ｉ
、１は記憶部、２はインバート回路、３゜４はマルチプ
レクサ、５はチェック回路をそれぞれ示す。 第２図は本発明の一実施例である記憶装置エラー訂正方
式を実施するための記憶装置を示し、１１は記憶部、１
２はインバート回路、１３，１４゜１５はマルチプレク
サ、１６はコントロール回路。 １７はチェック回路をそれぞれ示す。 、・・、−活Ｉ
Claims (1)
- 第一選択手段より転送されたデータを任意の記憶素子に
書き込む記憶手段と、該記憶素子より読み出されるデー
タを反転する反転手段と、該記憶素子より読み出された
データか、該記憶素子より読み出され該反転手段で反転
されたデータかのいずれか一方を選択する第二選択手段
と、該反転手段で反転されたデータか、書き込みデータ
かのいずれか一方を選択する前記第一選択手段と、前記
第二選択手段で選択されたデータのエラーを検出する検
出手段と、前記第一選択手段の選択を制御する制御手段
とによって構成され、前記第二選択手段は、前記記憶手
段の任意の記憶素子に書き込みデータが書き込まれてい
れば、該記憶素子より読み出されたデータを選択し、該
記憶素子に前記反転手段で反転されたデータが書き込ま
れていれば、該記憶素子より読み出されたデータを該反
転手段で反転したデータを選択し、前記第二選択手段で
選択されたデータに前記検出手段によりエラーが検出さ
れると、前記記憶素子に対しデータの再書き込み、再読
み出しを行うに際し、前記第二選択手段で選択されるデ
ータにエラーが検出されなくなるまでは、前記制御手段
は前記第一選択手段が前記書き込みデータと、前記反転
手段で反転されたデータを交互に選択するように制御す
ることを特徴とする記憶装置エラー訂正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188256A JPS6079450A (ja) | 1983-10-07 | 1983-10-07 | 記憶装置エラ−訂正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188256A JPS6079450A (ja) | 1983-10-07 | 1983-10-07 | 記憶装置エラ−訂正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6079450A true JPS6079450A (ja) | 1985-05-07 |
| JPS6325379B2 JPS6325379B2 (ja) | 1988-05-25 |
Family
ID=16220499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188256A Granted JPS6079450A (ja) | 1983-10-07 | 1983-10-07 | 記憶装置エラ−訂正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079450A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004030527A (ja) * | 2002-06-28 | 2004-01-29 | Fujitsu Ltd | 記憶制御装置、および記憶制御方法 |
-
1983
- 1983-10-07 JP JP58188256A patent/JPS6079450A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004030527A (ja) * | 2002-06-28 | 2004-01-29 | Fujitsu Ltd | 記憶制御装置、および記憶制御方法 |
| US7395489B2 (en) | 2002-06-28 | 2008-07-01 | Fujitsu Limited | Control system and memory control method executing a detection of an error in a formation in parallel with reading operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325379B2 (ja) | 1988-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06250938A (ja) | Ｒａｍアレイのテスト及び制御を行なう回路及びその方法 | |
| JPS6079450A (ja) | 記憶装置エラ−訂正方式 | |
| JPS62205599A (ja) | 書込可能読出専用記憶回路 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH06309185A (ja) | 情報処理装置 | |
| JPS63231553A (ja) | 部分書込み方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0528058A (ja) | メモリアドレスバス試験方式 | |
| JP3153063B2 (ja) | マイクロプログラム制御装置 | |
| JPH0836879A (ja) | Ｒａｍ及びそれを用いた記憶装置 | |
| JPH0359454B2 (ja) | ||
| JPS5958698A (ja) | 半導体集積記憶装置 | |
| JPH0561777A (ja) | 記憶制御回路 | |
| JPH03246736A (ja) | 制御装置 | |
| JPS6235703B2 (ja) | ||
| JPS6125259A (ja) | 記憶装置の再書込制御方式 | |
| JPS634500A (ja) | テスト回路付きｒａｍ装置 | |
| JPS62214590A (ja) | ダイナミツクメモリのリフレツシユ方式 | |
| JPH04102946A (ja) | 記憶装置制御方式 | |
| JPH0588990A (ja) | 二重化メモリ装置 | |
| KR970076213A (ko) | 디브이디피용 디스크 데이타 디코더의 메모리 제어장치 및 방법 | |
| JPH04332996A (ja) | 障害処理システム | |
| JPS63155347A (ja) | メモリ診断補助回路 |