JPS6080226A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6080226A JPS6080226A JP58188243A JP18824383A JPS6080226A JP S6080226 A JPS6080226 A JP S6080226A JP 58188243 A JP58188243 A JP 58188243A JP 18824383 A JP18824383 A JP 18824383A JP S6080226 A JPS6080226 A JP S6080226A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- etching
- film
- deposition
- wiring film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体基板上に被着された配線膜を覆って絶縁
膜を被着する方法に関するものである。
膜を被着する方法に関するものである。
（２）技術の背景
一般に眉間絶縁あるいはパッシベーション用絶縁物を堆
積する方法として熱酸化法、化学的な気相成長（ＣＶＤ
）法、プラズマ中でのＣＶＤ法等があるがいづれも半導
体基板が高温度にさらされるため現状では主として物理
的なスパッタ法が用いられている。特に絶縁物のスパッ
タは帯電防止のため高周波（ｒｆ）を用い我国では１３
．５６Ｍ１１ｚが使用されている。絶縁物のスパッタ法
としてｒｆ−ダイオード・スパッタ法、さらに磁界をか
けてイオン濃度を上げ被着レートを高くしたｒｆ−マグ
ネトロン・スパッタ法が汎用されている。
積する方法として熱酸化法、化学的な気相成長（ＣＶＤ
）法、プラズマ中でのＣＶＤ法等があるがいづれも半導
体基板が高温度にさらされるため現状では主として物理
的なスパッタ法が用いられている。特に絶縁物のスパッ
タは帯電防止のため高周波（ｒｆ）を用い我国では１３
．５６Ｍ１１ｚが使用されている。絶縁物のスパッタ法
としてｒｆ−ダイオード・スパッタ法、さらに磁界をか
けてイオン濃度を上げ被着レートを高くしたｒｆ−マグ
ネトロン・スパッタ法が汎用されている。
スパッタ法により段差のある半導体基板上に被膜を覆う
場合段差部には被膜がなだらかに着かないで深いヒダを
生ずる。第１図ｆａ）において１は半導体基板、２は配
線膜としてのアルミニウム（Ａ１）膜を示し、図はスパ
ッタ法を用いた場合ＡＩ膜によって生じた段差を覆って
被着された絶縁膜３に段差部で深い亀裂が生じているこ
とを示す。
場合段差部には被膜がなだらかに着かないで深いヒダを
生ずる。第１図ｆａ）において１は半導体基板、２は配
線膜としてのアルミニウム（Ａ１）膜を示し、図はスパ
ッタ法を用いた場合ＡＩ膜によって生じた段差を覆って
被着された絶縁膜３に段差部で深い亀裂が生じているこ
とを示す。
スパッタ法で第１図ｆｂｌのようになだらかな被覆にす
るためにつぎのような方法がとられている。
るためにつぎのような方法がとられている。
（ａｌｒｆ−ダイオード・スパッタ法により半導体基板
にバイアスを印加し絶１ｉ膜の堆積とエツチングを同時
に行って目的を達することができる。第２図＋ａ）ば装
置の要部を示し、２１．２２は極板、２３．２４はｒｆ
電源、２５は半導体基板、２６は２５の上に堆積しよう
とする絶縁物をあられす。
にバイアスを印加し絶１ｉ膜の堆積とエツチングを同時
に行って目的を達することができる。第２図＋ａ）ば装
置の要部を示し、２１．２２は極板、２３．２４はｒｆ
電源、２５は半導体基板、２６は２５の上に堆積しよう
とする絶縁物をあられす。
電源２４の電圧を電＃２３より大きくすると絶縁物２６
はアルゴン・イオン（Ａｒ”）にたたかれて飛出し半導
体基板上に堆積する。一方半導体基板２５はバイアス電
源２３によりΔｒ＋にたたかれてエツチングされる。こ
のようにして同時に半導体基板上へ絶縁物の堆積とエツ
チングを行う。
はアルゴン・イオン（Ａｒ”）にたたかれて飛出し半導
体基板上に堆積する。一方半導体基板２５はバイアス電
源２３によりΔｒ＋にたたかれてエツチングされる。こ
のようにして同時に半導体基板上へ絶縁物の堆積とエツ
チングを行う。
（ｂｌ 第２図（ｂｌに示されるように半導体基板にバ
イアスを印加しないｒｆ−スパッタ装置にイオン・ミリ
ング装置２７を同一装置内に４１加し、基板を移動して
交互に堆積とエツチングを加える。図において第２図１
８）と同一番号は同一対象を示す。またはイオン・ミリ
ング装置のイオン・ガンをスパッタ装置内の半導体基板
に向けて付加し同時に堆積とエツチングを行う。
イアスを印加しないｒｆ−スパッタ装置にイオン・ミリ
ング装置２７を同一装置内に４１加し、基板を移動して
交互に堆積とエツチングを加える。図において第２図１
８）と同一番号は同一対象を示す。またはイオン・ミリ
ング装置のイオン・ガンをスパッタ装置内の半導体基板
に向けて付加し同時に堆積とエツチングを行う。
スパッタ法によると加速されたＡｒ イオ／によりたた
き出された絶縁物の粒子は直線的に飛行して堆積される
ため、被着物に段差があると段差部の上向に堆積された
被膜に少しでもオーバ・ハング（第１図（ａ）の４）が
できると堆積の進行に伴ヮてまずまずオーバ・ハングを
助長してゆきその結果段差部に亀裂を生じる。そのため
オーバ・ハングをエツチングにより削り取りながら堆積
を行うことにより段差被覆の改善ができる。
き出された絶縁物の粒子は直線的に飛行して堆積される
ため、被着物に段差があると段差部の上向に堆積された
被膜に少しでもオーバ・ハング（第１図（ａ）の４）が
できると堆積の進行に伴ヮてまずまずオーバ・ハングを
助長してゆきその結果段差部に亀裂を生じる。そのため
オーバ・ハングをエツチングにより削り取りながら堆積
を行うことにより段差被覆の改善ができる。
しかしながら段差被覆を改良するため上記の方法を実行
するとＡＩの酸化をｍ＋止しているＡ１表面に自然に生
成した２０人程度の厚さの機械的に強固なアルミナ（Δ
１ｚＯ，）膜をエツチング過程で損傷し、次式に示され
るように絶縁膜とＡＩが反応してＡＩの損耗を来し設計
上の電落容量がとれないばかりか信頼性の面でも極めて
危険である。
するとＡＩの酸化をｍ＋止しているＡ１表面に自然に生
成した２０人程度の厚さの機械的に強固なアルミナ（Δ
１ｚＯ，）膜をエツチング過程で損傷し、次式に示され
るように絶縁膜とＡＩが反応してＡＩの損耗を来し設計
上の電落容量がとれないばかりか信頼性の面でも極めて
危険である。
３ＳｔＯｚ＋４Ａｌ →２Ａ１２０３ ＋３Ｓ １（３
）従来技術と問題点 上述のように段差被覆の改良と配線膜の損耗防止ば利害
相反する条件によって制約をうけるためＡＩの損耗分を
見込んで当初より厚くする等の方法が考えられるが、損
耗量が一定せず、また一旦損傷を受けたＡｔは信頼性の
面でもＩＪ１題がある。
）従来技術と問題点 上述のように段差被覆の改良と配線膜の損耗防止ば利害
相反する条件によって制約をうけるためＡＩの損耗分を
見込んで当初より厚くする等の方法が考えられるが、損
耗量が一定せず、また一旦損傷を受けたＡｔは信頼性の
面でもＩＪ１題がある。
従って上記２つの要求を充ずような簡便で完全な製造方
法の提供がめられる。
法の提供がめられる。
（４）発明の目的
本発明は上記従来の欠点を除くため段差被覆を改良し、
しかも配線膜の損耗を防止できる製造方法を提供するこ
とを目的とするものである。
しかも配線膜の損耗を防止できる製造方法を提供するこ
とを目的とするものである。
（５）発明の構成
スパッタ法により絶縁膜を少くとも配線膜上に被着する
に際し、最初は該配線膜が以下のエツチングにより実質
的に損傷されない厚さ迄堆積のみを行って被着し、その
後堆積とエツチングを同時にまたは交互に繰返して被着
することを特徴とするものである。
に際し、最初は該配線膜が以下のエツチングにより実質
的に損傷されない厚さ迄堆積のみを行って被着し、その
後堆積とエツチングを同時にまたは交互に繰返して被着
することを特徴とするものである。
本発明は絶縁膜被着の際、エツチングにより下地の配線
膜に実質的に影響を与えないような被着厚さ迄エツチン
グを行わないで堆積のみにして配線膜を保護し、この厚
さを過ぎると仕息に堆積とエツチングを同時または交互
に行い所望の段差被覆が得られるようにするものである
。
膜に実質的に影響を与えないような被着厚さ迄エツチン
グを行わないで堆積のみにして配線膜を保護し、この厚
さを過ぎると仕息に堆積とエツチングを同時または交互
に行い所望の段差被覆が得られるようにするものである
。
（６）発明の実施例
本発明の実施例を３の（２）技術の背景で述べた（ａ）
。
。
（ｂ）２つの方法について絶縁膜として酸化シリコン（
Ｓ１０２）、配線膜としてＡＩを用いた場合につい゛ζ
説明する。
Ｓ１０２）、配線膜としてＡＩを用いた場合につい゛ζ
説明する。
（ａｌ バイアス・スパッタ法によりＳ ｉ Ｏｚ ヲ
被着するときはまづ膜厚が５００〜１０００人迄は基板
バイアスを印加しないで、この厚さを超えてから印加す
る。
被着するときはまづ膜厚が５００〜１０００人迄は基板
バイアスを印加しないで、この厚さを超えてから印加す
る。
（ｂｌ 堆積をスパッタ法でエツチングをイオン・ミリ
ングで同時または交互に行うときも膜厚が５００〜１０
００人迄は堆積のみを行い、この厚さを超えてからエツ
チングを加える。
ングで同時または交互に行うときも膜厚が５００〜１０
００人迄は堆積のみを行い、この厚さを超えてからエツ
チングを加える。
以上の方法により下地のＡｌｌ！ｔＩは保護される。
本発明においては絶縁膜としてＳｉＯ２，配線膜として
ＡＩを用いたがこれら材料を変更しても発明の要旨を変
更するものではない。
ＡＩを用いたがこれら材料を変更しても発明の要旨を変
更するものではない。
（７）発明の詳細
な説明したように配線膜上に絶縁膜を被着する際、筒車
に段差被覆の改良と配線膜の保護ができるようになり、
確実な生産性が得られ信頼性の向上に極め°Ｃ有効であ
る。
に段差被覆の改良と配線膜の保護ができるようになり、
確実な生産性が得られ信頼性の向上に極め°Ｃ有効であ
る。
第１図は段差被覆を説明する半導体基板の断面図を示し
、第２図（ａｌはバイアス式ｒｆ−ダイオ−１′・）、
バッタ装置、第２図（ｌ））はバイアスなしのｒｆ−ダ
イオ−１゛・スパッタ装置にイオン−ミリング装置をイ
」加した場合の概略図を示す。 １．２５−−−半導体基板、２−−−一配線映、３−−
絶縁膜、２１．２２・−一−−極板、２３．２４ ・−
ｒ「電源、２６−絶縁物、２７−− −イオン・ガン。 第１ 目 茅２″１
、第２図（ａｌはバイアス式ｒｆ−ダイオ−１′・）、
バッタ装置、第２図（ｌ））はバイアスなしのｒｆ−ダ
イオ−１゛・スパッタ装置にイオン−ミリング装置をイ
」加した場合の概略図を示す。 １．２５−−−半導体基板、２−−−一配線映、３−−
絶縁膜、２１．２２・−一−−極板、２３．２４ ・−
ｒ「電源、２６−絶縁物、２７−− −イオン・ガン。 第１ 目 茅２″１
Claims (1)
- スパッタ法により絶縁膜を少くとも配線膜上に被着する
に際し、最初は該配線膜が以下のエツチングにより実質
的に損傷されない厚さ迄堆積のみを行って被着し、その
後堆積と工・７チングを同時にまたは交互に繰返して被
着することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188243A JPS6080226A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188243A JPS6080226A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6080226A true JPS6080226A (ja) | 1985-05-08 |
| JPH0365657B2 JPH0365657B2 (ja) | 1991-10-14 |
Family
ID=16220286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188243A Granted JPS6080226A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080226A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214123A (ja) * | 1988-02-23 | 1989-08-28 | Tel Sagami Ltd | プラズマ処理方法 |
-
1983
- 1983-10-07 JP JP58188243A patent/JPS6080226A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214123A (ja) * | 1988-02-23 | 1989-08-28 | Tel Sagami Ltd | プラズマ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0365657B2 (ja) | 1991-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63155671A (ja) | 半導体装置の製造方法 | |
| EP0222884A4 (en) | COMBINATION OF AN INTEGRATED CIRCUIT WITH A FERROELECTRICAL MEMORY ARRANGEMENT AND ELECTRON BEAM METHOD FOR THEIR PRODUCTION. | |
| US5028982A (en) | Semiconductor device | |
| JPS6080226A (ja) | 半導体装置の製造方法 | |
| JPH0291940A (ja) | 半導体装置の製造方法 | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JPS5987834A (ja) | 薄膜形成方法 | |
| JPH01241136A (ja) | 半導体装置の製造方法 | |
| JPH0756070B2 (ja) | スパッタ成膜方法 | |
| JPS6476736A (en) | Manufacture of semiconductor device | |
| JPH06195641A (ja) | 磁気ヘッド及びその製造方法 | |
| JPH01200682A (ja) | 強磁性磁気抵抗効果素子の製造方法 | |
| JPH01253257A (ja) | 半導体集積デバイス | |
| JPH0313573A (ja) | 誘電体膜の反応性スパッタ成膜法 | |
| JPS59104718A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS5952542B2 (ja) | 半導体装置の製造方法 | |
| JPS61214430A (ja) | 半導体装置の製法 | |
| JPS62247064A (ja) | 金属被膜の成長方法 | |
| JPS60167352A (ja) | 半導体素子 | |
| JPH03269813A (ja) | 薄膜磁気ヘツドの製造方法 | |
| KR100253823B1 (ko) | 표면파 소자의 제조방법 | |
| JPH038368A (ja) | 薄膜抵抗体の形成方法 | |
| JPS63299140A (ja) | 半導体装置の製造方法 | |
| JPS60182746A (ja) | 半導体装置の製造方法 | |
| JPS58220428A (ja) | 半導体装置の製造方法 |