JPS6085606A - 位相検波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 Ｖ　Ｔ　Ｒ（ビデオテープレコーダ）のキラー回路等に
適するＩＣ（集積回路）化した位相検波回路。

（ロ）従来技術 以下従来技術につき第１図乃至第５図を参照し乍ら説明
する。第１図は本発明の対象となる位相検波回路が適用
されるＶＴＲの記録モードにおけるキラー回路部分の要
部プロ・リフダイアグラムである。同図に矢印にて信号
の流れを示す様に、カラーキラー用位相検波回路中は、
パーストゲート回路（２）で抜取られる記録信号中のバ
ースト信号（第６図（イ））°を基準信号としてＡｒｃ
制御される基準（搬送波）発振回路（３）の出力（第３
図（ロ））の位相を９０°シフトする移相回路（４）の
出力（第６図ヒ＼））及び前記バースト信号を入力とし
位相検波を行う。

（５）はＡＰＣ用の位相比較回路である。第３図（イ）
及び（／→から判る様に割入力の位相差は１８０°であ
るために出力は負極性となる。

第２図は同じ（本発明の位相検波回路が適用されるＶ　
Ｔ　Ｒの再生モードにおけるキラー回路部分の要部プロ
・リフダイアダラムである。再生モードにおいて、再生
信号中の低域変換クロマ信号は、振回路（１２）の各出
力を入力としこれを４．４７Ｍ１（ｚ　［：３．５８Ｍ
Ｈｚ＋（４４−＋）；ｔＨＭＨｚ］（７）コアバー）用
の信号に変換するサブコンバート回１１（１３）（７）
出方を入力とするメインコンバータ圓によって元の３，
５８ＭＨｚ　の変調クロマ信号に変換される。その際前
記可変周波数発振回路品は、３．５８ＭＩＩ’ｚの基準
発振回路０ωの出力を基準信号（第４図（イ））とし、
パーストゲート回路ａＯで抜取られる前記メインコンバ
ータ圓の出力中に含まれるバースト信号（第４図（ロ）
）を比較入力するＡＰＣ用位相検波回路（ｌηの出力で
ＡＰＣ制御される。

記録、再生モードで兼用されるカラーキラー用位□　相
検波回路（１）は、前記パーストゲート回路（ＩＧＩに
よって抜取られる再生信号中のバースト信号（果４図（
ロ））と、前記基準発振回路（１５）の出方（第３図イ
））を の位相へ９０°シフトする移相回路側の出方を入力とし
て位相検波を行う。第４図（ロ）及びｅ埼から判る様に
両入力の位相は基本的に合致しており、前記位相検波回
路（１）の出方は正極性となる。

記録、再生いずれのモードにおいても位相検波回路（１
）の出力はサンプリングホールドされたルてコンパレー
タ（６）に比較入力として加えられ、基準レベルと比較
される。比較入力が基準レベルに達しないときコンパレ
ータ（６）から取出されるカラーキラー信号は低域変換
回路等のカラー信号系を力・リドし、同時に輝度信号の
通過帯域を拡げるべくＦＭ変調回路の前段の映像増中段
等における周波数特性を変更する。

次に前記キラー用位相検波回路（１）の従来例につき第
５図を参照しつつ説明する。

この回路は基本的にマルチプライヤ■と、差動−プッシ
ュプル出力変換用の相補カレントミラー回路（刺及び検
波出力ホールド用のコンデンサ団で構成される。

前記マルチプライヤ（４）はパーストゲートパルスでス
イ・リチングされるトランジスタＣＤによってバースト
期間中のみオン状態に維持される共通の定電流トランジ
スタ（支）と、このトランジスタのコレクタに各々のエ
ミ・リタを接続し差動接続を形成すると共にバースト信
号をシングルベース入力とする一対のトランジスタ（２
）（支）と、それぞれこのトランジスタ対の一方を定電
流源とする共通エミッタ形式の差動接続トランジスタ対
（２）（ホ）で構成され、上記９０°移相回路（４）或
はｑ印の出力をシングルベース入力として印加され、前
記差動接続トランジスタ対を形成するトランジスタ＠（
２８）（２９）（３０）の夕ちコレクタ同志を交叉して
共通の負荷（３１）或は国に接続した出力点（３３）（
財）の間に差動出力を生ずる様に接続構成されている。

前記相補カレントミラー回路（３）は各ベースを共通抵
抗（仙を介して接地し、各々のエミ・リタを略等しい抵
抗（４２）（４３）を介して接地した一対のトランジス
、り（４４）（４５）と、このトランジスタｔ；ｖ　一
方（４４）のコレクタとエミ・ツタ間にそのベース、エ
ミ・リタをそれぞれ接続しそのコレクタを゛電源に接続
したトランジスタ（４６）及び電源と接地点間に直列接
続される負荷低動出力のうち一方の極性の出へ増巾する
トランジスタ（イ）のコレクタ出力をトランジスタ（４
４）のコレクタ入力とし、トランジスタ（へ）のコレク
タに入力と同相の出力を派生する。このトランジスタ（
ａのコレクタには上記マルチプライヤ（４）の差動出力
のうち他■方の極性の出力を増巾するトランジスタ（２
）のコレクタが接続されているので、上記マルチプライ
ヤの出力はこの相補カレントミラー回路（動の出力端子
にプッシュプル出力として硯われる。

前記相補カレントミラー回路にの出力はコンデンサ■に
ホールドされ、次段のコンバータ（６）に入力として加
えられる。

この様なカラーキラー用位相検波回路をＩＣ化するため
には、その検波感度を大きくしで次段のコンバータを出
来るだけシンプルにすること、記録、再生の異なるモー
ドにおける出力極性の変化に対して略同様の応答特性を
持つことが必要である。位相検波出力電圧の大きさは、
上記マルチプライヤ■の共通の定４流トランジスタに流
れる７値流を十分太き（するか、負荷抵抗（４７）（４
８）の並列インピーダンスを所望の検出感度に応じて十
分大きくすればよいが、前者は消費螺力の増大につなが
り、又後者はＩＣのチ・リプサイズの制限から実現困難
である。

（ハ）発明の目的 低消費電力で検出感度が高く、信頼性に富むＩＣ化に好
適なＶ　Ｔ　Ｒ用等のキラー用位相検波回路を実現する
こと。

（−１−）発明の構成 ＶＴＲの記録、再生という異なる動作モードで比較入力
の位相が反転して加えられ、極性の異なる乗算出力を生
ずるマルチプライヤの差動出力をプ・リシュプル出力に
変換する相補カレントミラー回路の出力を共通の入力と
し、その極性に応答して充篭若しくは放彪路を形成する
縦統接続トランジスタの接続中点と基準電位点間にコン
デンサを接続し、前記異なる動作モードに応じて前記接
続中点と竜源端子若しくは前記基準電位点間に微少電流
源を選択的に接続すべく構成した位相検波回路。

（ホ）発明の実施例 第６図の一実旋回路例につき説明する。この回路におい
てマルチプライヤ■と相補カレントミラー回路（３）の
構成については第５図の従来例を踏習するので同一機能
要素に第５図と同じ番号を付してそ東説明を送用する。

零発′明の位相検波回路は、更にインピーダンス変換回
路部、相補バ・ソファ回路部、一対の微小電流源例及び
この電流源を選択的に作動するためのスイッチング回路
部を備える。前記インピーダンス変換回路［株］は前記
相補力１／ントミラー回路側から見た入力インピーダン
スを高く保ち、マルチプライヤ鶴のパーストゲートパル
スによるサンプルホールド動作をより確実にするための
もので、分圧抵抗ｆＧ１）（６２）によりベースバイア
スされ、コレクタを電源に直接接続すると共にエミ・リ
タを抵抗（面を介して接地したトランジスタ（６／）と
このトランジスタのエミ・リタと前記相補カレントミラ
ー回路（６）の出力点（４印との間に接続された抵抗で
構成される。

前記相補バッファ回路■は縦接続された一対のＮＰＮ）
ランジスタ（７１）（２）と、その下方のトランジスタ
はのベース・コレクタ間にコレクタ・エミツタ路を接続
しベースを前記トランジスタ（７１１のベースと共通に
前記インピーダンス変換回路−に接続した極性変換用の
トランジスタ徹とで構成されており、正極性の出力に対
してはトランジスタ（社）が、負極性の出力に対しては
トランジスタ（資））＠が動作して出力点間と接地点間
に接続されたホールド用のコンデンサ叫にサンプル信号
を加える′。

前記微少電流源対（８１１（８２１はそれぞれダイオー
ド■〔或は（８４））でベースバイアスされるコレクタ
接地形式のトランジスタ（８５）　（或は（８Ｇ）　）
で構成され、いずれも動作時に高出力インピーダンスを
呈して前記コンデンサ（イ））に蓄わえられる電荷を十
分にピークホールドして高い出力を保持する。次にスイ
・リチング回路仰は、記録モードでハイ、再生モードで
ローとなる切換パルスを入力とし記録モードでオンとな
り微少゛電流源■を構成するトランジスタ（部）のベー
スを接地しこのトランジスタを完全にオフ′　とする′
ｓ１スイ・リチングトランジスタ（９１１と、再生　□
モードのローレベル入力によりオフとなる第２スイ噌チ
ングトランジスタ（□□□と、このトランジスタに直流
的に縦続接続されそのオフ時にオンとなる第３スイ・ソ
チングトランジスタ（転））と、このトランジスタのコ
レクタと電源間に接続される分圧抵抗１９５）（（ト）
ヲ介してベースバイアスされ前記ローレベル入力待オン
となる第６トランジスタ（！１３）のオンに伴ってオン
状態となり、再生時前記ダイオード（８３）及びトラン
ジスターのベース地接点間を短絡して微少電流源（８１
１を不作動とする第４スイ・ツチングトランジスタ（９
４）とで構成される。

この様な構成で、記録叫モードにおいてハイレベル信号
が前記スイッチング回路■に印加される流源（８１）は
動作状態となる。一方第１スイッチングトランジスタ（
９１）もオンとなるので微少′電流源（圏は不作動状態
となる。

犀３図（イ）（ハ）に図示せる如く、記録モードにおけ
るマルチプライヤ（４）の入力は、逆相関係となるので
、バースト期間中両者のビート或は乗算出力を生ずるマ
ルチプライヤの出力は負極性となる。マルチプライヤ■
の差動出力は各々トランジスタ（３５）（３６）によっ
てβ倍された後に相補カレントミラー回路（４０）を介
してプ、リシュプル出力に変換された後に高インピーダ
ンスを呈する奄インピーダンス変換回路喰を介して上記
相補バ・ソファ回路（至）に入力として加えられる。こ
の入力は負極性である故、トランジスタ（資））刀）の
みがバ・ソファアンプ×シて機能し、コンデンサ（５０
）にサンプル出力を供給する。記録モードにおいては微
少電流源（８１）のみが高インピーダンス負荷として接
続される故に、上記インピーダンス変換回路■によって
マルチプライア側からみた入力インピーダンスを高くと
ったことと相俟って、コンデン→ノー智）には高レベル
のサンプルピーク値がホールドされる。

次に再生モードにおいては、マルチプライアの入力は第
４図（口ＩＨＩこ示ず如（同相となるためにその出力は
正極性となる。

従って、相補カレントミラー回路に及びインピーダンス
変換回路流を介して相補バッファ回路囚に入力されるサ
ンプリング出力も又正極性となる。

それ故トランジスタ（７１）のみがバッファアンプとし
て動作してサンプル出力をコンデンサω）に加える。

再生モードにおいては微少電流源（８２）のみが高イン
ピーダンス負荷として接続されるが故に同様にコンデン
サ■は高レベルのサンプルビークイｉを保持しコンパレ
ータに供給する。

ｂ）発明の効果 本発明に依ればマルチプライアの出力を相補カレントミ
ラー回路を介して異なる動作モードによって動作状態を
選択され高インピーダンスを呈する微少電流源を負荷と
する相補バ・ソファ回路に弁路が実現できる。又付随的
に後続するコンパレータを単純化出来且つキラー動作の
信頼性が向上する。

【図面の簡単な説明】

第１図乃至第５図は従来例に係り、第１図は記録モード
におけるキラー回路部分のプロ・リフ図、第２図は再生
モードにおけるキラー回路部分のブロック図、第３図は
記録モードにおけるキラー用位相検波回路の入力波形を
示す図、第４図は再生モードにおけるキラー用位相検波
回路の人力波形を示す図、第５図は位相検波回路である
。第６図は本発明の位相検波回路の一実旋回路図である
。 （４）・・マルチプライア、（３）・・・相補カレント
ミラー回路、霞・・インピーダンス変換回路、（３）・
・・相補／ｓｌ、Ｖファ回路、（５０）・・・ホールド
コンデンサ、（８１）（８２）・・・微少電流源、■・
・・スイ・リチング回路。 第１図 ｆ￥ρワへｊ＼−

Claims (1)

【特許請求の範囲】
1. （１１異なる動作モードで比較入力の位相′が反転して
   加えられ、極性の異なる乗算出力を生ずるマルチプライ
   ヤの差動出力をプ・リレｌプル出力に変換する相補カレ
   ントミラー回路の出力を共通の入力とし、その極性に応
   答して充電若しくは放電路をル成する縦褪接続トランジ
   スタの接続中点と基準電位点間にコンデンサを接続し、
   前記具なる動作モードに応じて前記接続中点と電源端子
   若しくは前記基準電位点間に微少′電流源を選択的に接
   続すべく構成した位相検波回路。