JPS608635B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS608635B2
JPS608635B2 JP49120514A JP12051474A JPS608635B2 JP S608635 B2 JPS608635 B2 JP S608635B2 JP 49120514 A JP49120514 A JP 49120514A JP 12051474 A JP12051474 A JP 12051474A JP S608635 B2 JPS608635 B2 JP S608635B2
Authority
JP
Japan
Prior art keywords
drain
field effect
insulating layer
gate insulating
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49120514A
Other languages
English (en)
Other versions
JPS5146079A (ja
Inventor
恵二 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP49120514A priority Critical patent/JPS608635B2/ja
Publication of JPS5146079A publication Critical patent/JPS5146079A/ja
Publication of JPS608635B2 publication Critical patent/JPS608635B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電界効果トランジスタに関し、特に高ドレィソ
耐圧を得る為の電界効果トランジスタに関する。
従来からの電界効果トランジスタの欠点としては、ソー
スドレィンの間隔すなわちチャンネル長が短くなればな
るほどドレィン耐圧が絶対値において低くなることであ
った。
この現象は一般にパンチスルー現象と呼ばれておりドレ
インに印力0される電圧によってドレィン領域からソー
ス領域に向って延びる空乏層が該ソース領域に達するこ
とによって起るものである。又ドレィン耐圧はゲート絶
縁層の組成及び構造と厚さに対して依存性を持っており
、ゲート絶縁層が厚い程、ドレィン耐圧は絶対値におい
て高くなり、ゲート絶縁層を二酸化シリコン膜と窒化シ
リコン膜の二層構造にするとドレィン耐圧は、絶対値に
おいて高い値を示すことが知られている。
近年に見る電界効果半導体装置は高集積度化しておりそ
れに伴い、内部素子として使用される電界効果トランジ
スタも小型化されており、ソースとドレィン間隔、すな
わちチャンネル長も狭められる方向にある。この様なチ
ャンネル長を狭めた電界効果トランジスタにおいて問題
となるのが前記したパンチスルー現象であり、電界効果
半導体装置の高集積度化をさまたげているのが現状であ
る。
ドレィン耐圧は前記した如く二種の異ったモードがあり
、1つは、パンチスルー現象によって制限を受けるモー
ドであり、他の1つはゲート絶縁層の組成及び構造と厚
さによって制限を受けるモードである。
後者は電界効果トランジスタのゲート絶縁層の組成及び
構造と厚さによって必然的に決るものであるから、実際
の高集積度化された電界効果半導体装置に使用される電
界効果トランジスタにおいては前者のパンチスルー現象
によって制限を受けるモードが重要になることは明らか
である。
こ)でゲート絶縁層を数種選びドレィン耐圧について測
定を行った結果新たな現象を見し、出した。ゲート絶縁
層を通常使用されている薄い絶縁層厚として300A〜
3300Aまで500Aおきに7種類、厚い絶縁層厚と
して6000A,11000Aの二種類、合計9種類の
絶縁層を1140午0ウェット酸素雰囲気中の加熱処理
で形成した。
なおこの電界効果トランジスタの製作方法について第1
図を参照しながら述べる。
使用した半導体基板1は結晶方位(511)、抵抗率4
.50一肌N型の単結晶シリコンであり、1140℃、
ウェット酸素雰囲気中の加熱処理にて約5000△の酸
化膜2を形成し選択的にソース及びドレィン領域を形成
する為の第1の関孔工程を行う〔a)〕。
次に105000の不純物拡散炉にて、ソース及びドレ
ィンとなるP型の不純物拡散層3を形成した後、114
0℃のドライ酸素雰囲気中で押込み、その後気相成長法
で絶縁層2′,2″を形成せるなお絶縁層2′は通常フ
ィールド絶縁層と呼ばれているものである。〔b)〕。
次にゲート領域を選択的に開孔する為の第2の開孔工程
を行い、前記したゲート絶縁層2肌を形成せしめる〔c
)〕。続いてソース及びドレィンからの引き出し電極を
作る為の第3の開孔工程を行い、ゲート電極及び引き出
し電極4を形成せしめる〔d〕。以上の工程で製作され
た電界効果トランジスタのドレイン耐圧について測定を
行った結果ゲート酸化膜が厚くなればなる程「パンチス
ルー現象に制限を受けるドレィン耐圧は絶対値において
低下することが判明した。
なおゲート酸化膜の厚さによって制限を受けるドレィン
耐圧はパンチスルー現象によって制限をうけるドレィン
耐圧とは逆に公知の通り、ゲート酸化膜が厚くなればな
る程絶対値において高くなる。この傾向はゲート絶縁層
の組成及び構造を変えても、あるいはP型半導体基板を
使用したNチャンネル型においても変りはないことが判
明した。ドレィン耐圧には前記した二つのモードがあり
第1にゲート絶縁層の組成及び構造と厚さに制限をうけ
るモード、第2にパンチスルー現象によって制限を受け
るモードである。
前者については第32回応用物理学会学術講演会(19
71年)によって発表されており、ここでは理論的説明
は省略する。次に後者について理論的に説明を加える通
常、ドレイン耐圧測定は、ドレィンに電圧を印加し、ゲ
ート、ソース及び半導体基板は霧電位にして行なわれる
従ってドレィンに印加された電界は、ゲート絶縁層を通
してゲート電極に達する電界とチャンネル領域を通して
ソースに達する、電界とに分割される。故にゲート絶縁
層が厚くなればゲート絶縁層を通してゲート電極に達す
る電界が小さくなり「逆にチャンネル領域を通してソー
スに達する電界が大きくなり、ドレィンからソースに向
う空乏層の延びが大きくなり、パンチスルー現象が発生
しやすくなると説明出来る。本発明の目的はドレィン耐
圧を向上させる為に有効な電界効果トランジスタを提供
することである。
本発明によればソースとドレィンの間隔すなわち、チャ
ンネル長が短いトランジスタにおいても所望のドレイン
耐圧すなわち、ゲート絶縁層の組成及び構造と厚さに制
限を受けるドレィン耐圧の値を得る電界効果トランジス
タが得られることが特徴である。
以下「図面を参照して本発明を詳細に説明する。
第2図ないし第4図は従来の電界効果トランジスタの平
面図の一部を示すもので、図の如く従来からの電界効果
トランジス外こおいては実効的なチャンネル領域、すな
わちソースとドレィンの間に厚い絶縁層2′を有した領
域がある。詳述すれば第2図においてはソース、ドレィ
ン開孔領域5,5′の各々の近傍には不純物の押し込み
による領域6,6′がしドレィン開孔領域5′の更に外
側には空乏層7が広がって存在している。又ソースGド
レィン開孔領域5,5′の間にはゲート絶縁膜2川が設
けられ、その絶縁膜2川の端部はソース山ドレィン開孔
領域5,5′の端部でなくチャンネル内側で縫っている
。従ってゲート絶縁層2川の終端部とソース。ドレィン
開孔領域5,5′端部の間及び押込みによる領域6,6
′の間には当然厚いフィールド絶縁膜2′が存在する。
又、第3図においては、ソース・ドレィン開孔領域5,
5′の間は、終端部までゲート絶縁膜2川が存在するが
やはり実効的な押込みによるソース。ドレィン不純物拡
散領域6,6′の間の端部には厚いフィールド絶縁膜が
存在する。第4図では、押込みによるソース・ドレィン
不純物拡散領域6,6′の端部をもゲート膜2川はおお
つて設けられているが、ドレィン領域6′の空乏層7の
先端部まではおおう如く設けられてはいない。
この様に、第2〜第4図に示す従来のトランジスタにお
いては、ゲート絶縁層2川すなわち薄い絶縁層をチャン
ネル領域に有した電界効果トランジスタとフィールド絶
縁層2′すなわち厚い絶縁層を有した電界効果トランジ
スタが並列に接続されているものと等価になり、フィー
ルド絶縁層を有した電界効果トランジス外こおいてパン
チスルー現象が発生し、ドレィン耐圧が絶対値において
低くなってしまうものであった。
本発明の電界効果トランジスタの形状を第5図ないし第
6図に示しており、この電界効果トランジスタは押込み
によって拡がるソース及びドレィンの拡散層部分6,6
′の考慮は言うまでもなくドレィンに印加される電圧に
よる空乏層7の延びまで考慮しており、実効的なチャン
ネル全領域内にはフィールド絶縁層は存在せず、ゲート
絶縁層の組成及び構造と厚さに制限を受ける所望のドレ
イン耐圧が得られる。
なお、現在、電界効果トランジスタ、あるいは電界効果
トランジスタを使用した電界効果半導体装置における使
用最大電圧の絶対値は30(V)〜40(V)近傍であ
り実効的なチャンネル長が7仏m以上ではパンチスルー
現象によって制限を受けるドレィン耐圧はゲート絶縁層
の組成及び構造と厚yこ制限を受けるドレィン耐圧より
も絶対値において高い為、本発明は実効的なチャンネル
長7仏m未満において非常に有効であることが判る。
【図面の簡単な説明】 第1図a〜dは電界効果トランジスタの一般的製法を示
す図、第2図〜第4図は従釆のトランジスタの形状を平
面図によって示した図、第5図、第6図は本発明の実施
例を示す平面図である。 記号の説明、1・・・・・・半導体基板、2,2″・・
・・・・絶縁層、2′・…・・フィールド絶縁層、2川
・・・・・・ゲート絶縁層、3・・・・・・不純物拡散
層、4・・・・・・引き出し電極及びゲート電極、5,
5′・…・・関孔工程直後の形状を有するソース及びド
レィン領域、6,6′・・・・・・押し込みによるソー
ス及びドレィン不純物拡散層の拡がり部分、7・・・・
・・ドレィン印加電圧により拡がった空乏層。第1図 髪2図 第3図 髪4図 髪づ図 祭る図

Claims (1)

    【特許請求の範囲】
  1. 1 ドレイン領域に印加される電圧によって該ドレイン
    領域近傍に空乏層が生じる電界効果トランジスタにおい
    て前記空乏層による実効的なチヤンネル領域を少くとも
    すべておおう如く設けられたゲート絶縁膜又は該ゲート
    絶縁膜と大略厚さが等しく組成が同一の絶縁膜を有する
    ことを特徴とする電界効果トランジスタ。
JP49120514A 1974-10-18 1974-10-18 電界効果トランジスタ Expired JPS608635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49120514A JPS608635B2 (ja) 1974-10-18 1974-10-18 電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49120514A JPS608635B2 (ja) 1974-10-18 1974-10-18 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS5146079A JPS5146079A (ja) 1976-04-20
JPS608635B2 true JPS608635B2 (ja) 1985-03-04

Family

ID=14788093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49120514A Expired JPS608635B2 (ja) 1974-10-18 1974-10-18 電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS608635B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4914798A (ja) * 1972-06-08 1974-02-08
JPS4931508U (ja) * 1972-06-21 1974-03-19
JPS4994282A (ja) * 1973-01-10 1974-09-06

Also Published As

Publication number Publication date
JPS5146079A (ja) 1976-04-20

Similar Documents

Publication Publication Date Title
TW480680B (en) Method for producing self-aligned separated gate-type flash memory cell
JP3327135B2 (ja) 電界効果トランジスタ
CN205140992U (zh) 集成电路
KR960015966A (ko) 셀이 과잉소거되지 않게 하기 위해 분할된 플로팅 게이트를 갖고 있는 전기적으로 소거가능하고 프로그램 가능한 판독 전용 메모리 셀 및 그 제조 방법
JPS5910073B2 (ja) シリコン・ゲ−トmos型半導体装置の製造方法
JPH0638496B2 (ja) 半導体装置
JPS6243549B2 (ja)
JPS5927110B2 (ja) 半導体装置の製造方法
JP2629995B2 (ja) 薄膜トランジスタ
JPS62126675A (ja) 半導体装置及びその製造方法
JPS608635B2 (ja) 電界効果トランジスタ
JPS5856263B2 (ja) 半導体装置の製造方法
JPS59977B2 (ja) 絶縁ゲ−ト型集積回路
JPS625344B2 (ja)
JPS6041876B2 (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS6055995B2 (ja) 接合型電界効果トランジスタ
JPS60158669A (ja) 半導体装置
JPS5914902B2 (ja) 半導体装置の製造方法
JPH02246162A (ja) 不揮発性半導体記憶装置の製造方法
JPS5891676A (ja) 半導体集積回路装置
KR930004347B1 (ko) 불휘발성 반도체 메모리 소자의 제조방법
JPS609155A (ja) 記憶装置
JPH03138982A (ja) 半導体装置およびその製造方法
JPS5931074A (ja) 静電誘導トランジスタの製造方法
JPS5893276A (ja) 薄膜半導体装置