JPS6086892A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPS6086892A JPS6086892A JP19405883A JP19405883A JPS6086892A JP S6086892 A JPS6086892 A JP S6086892A JP 19405883 A JP19405883 A JP 19405883A JP 19405883 A JP19405883 A JP 19405883A JP S6086892 A JPS6086892 A JP S6086892A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- land
- circuit board
- solder land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は回路基板に係シ、特に混成集積回路やモジュ
ール等に用いられる回路基板のはんだマウントに関する
。
ール等に用いられる回路基板のはんだマウントに関する
。
混成集積回路やモジュール等に用いられる回路基板は、
その絶縁基板がアルミナ、ガラエボ(ガラスせんい入ジ
ェポキシ樹脂)等の材質でなシ、その主面上に形成され
た配線パターンが主面の周辺に近く設けられたはんだ用
ランド層に接続している。このはんだ用ランド層は銅箔
、銀ベーストなどの厚膜導体金属層で形成される。第1
図に上記はんだ用ランド層の部分を示す。図において、
(1)は絶縁基板、(2)ははんだ用ランド層、(3)
ははんだレジスト層で、上記はんだ用ランド層(2)を
はじめはんだ層形成を要する部分を除く全面、すなわち
、配線パターン(4)を含む上記絶縁基板上面に被着さ
れている。なお、上記はんだレジスト層は必須でなく、
とれを省く場合もある。
その絶縁基板がアルミナ、ガラエボ(ガラスせんい入ジ
ェポキシ樹脂)等の材質でなシ、その主面上に形成され
た配線パターンが主面の周辺に近く設けられたはんだ用
ランド層に接続している。このはんだ用ランド層は銅箔
、銀ベーストなどの厚膜導体金属層で形成される。第1
図に上記はんだ用ランド層の部分を示す。図において、
(1)は絶縁基板、(2)ははんだ用ランド層、(3)
ははんだレジスト層で、上記はんだ用ランド層(2)を
はじめはんだ層形成を要する部分を除く全面、すなわち
、配線パターン(4)を含む上記絶縁基板上面に被着さ
れている。なお、上記はんだレジスト層は必須でなく、
とれを省く場合もある。
従来回路基板で例えば第2図ないし第6図によって説明
するものがある。これは、第2図に示すように、絶縁基
板(1)の一方の主面のはんだ用ランド(2) 、 (
2)・・・にはんだ印刷法によって0.2〜0.3 禦
m厚(1)の印刷はんだ層(5) 、 (5)・・・が
形成され、これらに丸リード線(6) 、 (61・・
・やチップコンデンサ(7)などがマウントされる(第
3図)。しかしこの状態はチップコンデンサのように平
面と平面とではんだ接合されるものははんだ量は適量で
あるが、丸リードのようなものではリードの周囲を包囲
するはんだ量が必要な部分には明かに不足であシ、はん
だ接合強度が不良である。よって、これにはんだす70
−を施しても第4図に示すようにはんだ層(5’) ?
(5’)・・・は不足である。
するものがある。これは、第2図に示すように、絶縁基
板(1)の一方の主面のはんだ用ランド(2) 、 (
2)・・・にはんだ印刷法によって0.2〜0.3 禦
m厚(1)の印刷はんだ層(5) 、 (5)・・・が
形成され、これらに丸リード線(6) 、 (61・・
・やチップコンデンサ(7)などがマウントされる(第
3図)。しかしこの状態はチップコンデンサのように平
面と平面とではんだ接合されるものははんだ量は適量で
あるが、丸リードのようなものではリードの周囲を包囲
するはんだ量が必要な部分には明かに不足であシ、はん
だ接合強度が不良である。よって、これにはんだす70
−を施しても第4図に示すようにはんだ層(5’) ?
(5’)・・・は不足である。
そこで第3図に示すように部品マウントを施してから第
5図に示すようにはんだ量不足のはんだ用ランド層に対
しはんだ補充を施してはんだ層◇りとし、はんだリフロ
ーを施して第6図のようにはんだ層(15’)とし良好
なはんだ接合が達成される。
5図に示すようにはんだ量不足のはんだ用ランド層に対
しはんだ補充を施してはんだ層◇りとし、はんだリフロ
ーを施して第6図のようにはんだ層(15’)とし良好
なはんだ接合が達成される。
はんだ用ランドのはんだ量を多くするために、第7図に
示すようにはんだ用ランド層(2)にこれからはみ出さ
せてはんだ層(ハ)が設けられ、ついではんだり70−
を施すと第8図に示すように、はんだ用ランド(2)上
に置かれたリード(6)を充分に包むはんだ層(25つ
と、はんだ用ランド上からはみ出したはんだ層(ハ)の
周縁の一部が球状はんだ(257/)とに離散する。こ
の球状はんだははんだ接合に寄与しない。
示すようにはんだ用ランド層(2)にこれからはみ出さ
せてはんだ層(ハ)が設けられ、ついではんだり70−
を施すと第8図に示すように、はんだ用ランド(2)上
に置かれたリード(6)を充分に包むはんだ層(25つ
と、はんだ用ランド上からはみ出したはんだ層(ハ)の
周縁の一部が球状はんだ(257/)とに離散する。こ
の球状はんだははんだ接合に寄与しない。
次の手段としてはんだ用ランドに設けるはんだ厚さを通
常の0.2〜0.3m程度を0.5mに厚くすることは
可能であるが、はんだ量を多く必要としないはんだ用ラ
ンド層、例えば前記チップコンデンサ(7)をマウント
するランドに対してははんだが無駄となる上に、近接し
た精密パターンに対してははんだブリッジとなシ回路の
短絡を生ずるという問題がある。
常の0.2〜0.3m程度を0.5mに厚くすることは
可能であるが、はんだ量を多く必要としないはんだ用ラ
ンド層、例えば前記チップコンデンサ(7)をマウント
するランドに対してははんだが無駄となる上に、近接し
た精密パターンに対してははんだブリッジとなシ回路の
短絡を生ずるという問題がある。
この発明は従来の問題点に対し、はんだ接合部の改良構
造を備えた回路基板を提供する。
造を備えた回路基板を提供する。
この発明にかかる回路基板は絶縁基板の主面に印刷形成
されたはんだ用ランド層に部品をマウントしはんだリフ
ローして部品マウントを施す回路基板のはんだ用ランド
層がその外方へ延出した線状パターンを具備したことを
特徴とする。
されたはんだ用ランド層に部品をマウントしはんだリフ
ローして部品マウントを施す回路基板のはんだ用ランド
層がその外方へ延出した線状パターンを具備したことを
特徴とする。
次にこの発明を1実施例の回路基板につき第9図以降を
参照して詳細に説明する。
参照して詳細に説明する。
第9図において、(1)はガラエボ(ガラスせんい入ジ
ェポキシ樹脂)、7エール、アルミナ等で形成された絶
縁基板で、その上面に銅箔、銀ベーストなどの厚膜導体
金属層で形成された配線パターン(4)、はんだ用ラン
ド層a4が形成され、はんだ用ランド層上を除いて紘は
んだレジスト(3)で被覆されている。
ェポキシ樹脂)、7エール、アルミナ等で形成された絶
縁基板で、その上面に銅箔、銀ベーストなどの厚膜導体
金属層で形成された配線パターン(4)、はんだ用ラン
ド層a4が形成され、はんだ用ランド層上を除いて紘は
んだレジスト(3)で被覆されている。
上記はんだ用ランド層a乃は、方形で従来のはんだ用ラ
ンド層(2)と同型のはんだ用ランド基部(12a)と
、このはんだ用ランド基部(12g)の外方へ触手状に
延出されたパターン条部(12b) 、 Q2b)・・
・からなっている。
ンド層(2)と同型のはんだ用ランド基部(12a)と
、このはんだ用ランド基部(12g)の外方へ触手状に
延出されたパターン条部(12b) 、 Q2b)・・
・からなっている。
次に上記絶縁基板によってはんだ接合を施、す工程を第
10図ないし第12図によって説明する。
10図ないし第12図によって説明する。
絶縁基板(1)の主面上にはんだ用ランド層(1りが設
けられ、はんだ用ランド層上を除いてはんだレジスト層
(3)で被覆保護されている(第1O図)。
けられ、はんだ用ランド層上を除いてはんだレジスト層
(3)で被覆保護されている(第1O図)。
ついではんだ用ランド層に印刷はんだ層(35)。
(35)・・・を形成する。この場合、上記印刷はんだ
層のはんだ用ランド基部(12g)はもとよシこれから
延出して設叶られているパターン条部(12b) 、(
12b)・・・上、およびパターン条部によって挟まれ
る域内のはんだレジスト層上をも印刷はんだ層は連続し
て被覆する(第11図)。
層のはんだ用ランド基部(12g)はもとよシこれから
延出して設叶られているパターン条部(12b) 、(
12b)・・・上、およびパターン条部によって挟まれ
る域内のはんだレジスト層上をも印刷はんだ層は連続し
て被覆する(第11図)。
次に前記印刷はんだ層(35)、(35)・・・上に配
設予定の部品の例えばリード(6)、(6)・・・を配
置した後、はんだリフローを施してはんだ層(35’)
、 (35’)・・・に形成する。
設予定の部品の例えばリード(6)、(6)・・・を配
置した後、はんだリフローを施してはんだ層(35’)
、 (35’)・・・に形成する。
層上の如くして予め印刷はんだ層の面積を従来のはんだ
用ランド基部よシも拡張しているので、はんだ量は十分
である。すなわち、印刷はんだ層のうち、はんだ用ラン
ド基部よシはみ出して被着されたはんだ量がパターン条
部を径由してランド基部に還流して補給されるものであ
る。
用ランド基部よシも拡張しているので、はんだ量は十分
である。すなわち、印刷はんだ層のうち、はんだ用ラン
ド基部よシはみ出して被着されたはんだ量がパターン条
部を径由してランド基部に還流して補給されるものであ
る。
なお、この発明は第13図に示すはんだ用ランド層に)
、嗜に形成してもよい。これらははんだ用ランド基部か
ら延出させたパターン条部が夫々3条、5条のものを例
示している。
、嗜に形成してもよい。これらははんだ用ランド基部か
ら延出させたパターン条部が夫々3条、5条のものを例
示している。
さらに、第14図に示すようにパターン条部が延出した
のち折曲したはんだ用ランド層(4り、または、間隔を
おいて延出したパターン条部が折曲して連結され閉じた
はんだ用ランド層6aとしてもよい。
のち折曲したはんだ用ランド層(4り、または、間隔を
おいて延出したパターン条部が折曲して連結され閉じた
はんだ用ランド層6aとしてもよい。
次に、との発明ははんだ用ランド層の形成にあたシ、特
にパターン条部を形成することなく、パターン条部をは
じめこれらによって挾まれ、あるいは囲まれる区域を含
めて広く形成しておき(第15図)、はんだレジスト層
(3)の形成時にパターン条部をはんだレジスト層だけ
で形成して(第16図)もよ喀、い。
にパターン条部を形成することなく、パターン条部をは
じめこれらによって挾まれ、あるいは囲まれる区域を含
めて広く形成しておき(第15図)、はんだレジスト層
(3)の形成時にパターン条部をはんだレジスト層だけ
で形成して(第16図)もよ喀、い。
〔発明の効果〕 。
この発明にかかる回路基板によれば、ディスペンサによ
るはんだ補給の不正確化を回避できるので工程が短縮で
きるとともに、はんだ量過剰による回路パターン間の短
絡等も回避されるなどの顕著な効果がある。
るはんだ補給の不正確化を回避できるので工程が短縮で
きるとともに、はんだ量過剰による回路パターン間の短
絡等も回避されるなどの顕著な効果がある。
第1図は回路基板の構造を示す正面図、第2図ないし第
6図は回路基板への部品のはんだ接合の工程を説明する
だめの各(、)図は正面図、各(b)図は断面図、第7
図と第8図ははんだ用ランドに対する従来のはんだ層形
成の1手段を説明するいずれも正面図、第9図以降はこ
の発明の実施例にかかシ、第9図は回路基板の一部の正
面図、第10図ないし第12図は回路基板への部品のは
んだ接合工程を示すいずれも正面図、第13図ないし第
16図は別の実施例を説明するための回路基板の一部を
示す正面図である。 1 絶縁基板 3 はんだレジスト 6.7 部品(リード、チップコンデンサ)12、聾、
32,42シリ はんだ用ランド層12g はんだ用ラ
ンド基部 12b パターン条部 35 印刷はんだ層 35’ はんだ層(リフロー後) 代理人 弁理士 井 上 −男 第1図 第 2 図 (α)(b) 第 8 図 第 4 図 (α) Cbン 第 6 図 (α)(b) 第7図 第8図 第 9 図 第10図 第11図 第12図 第13図 第15図 第14図 第16図
6図は回路基板への部品のはんだ接合の工程を説明する
だめの各(、)図は正面図、各(b)図は断面図、第7
図と第8図ははんだ用ランドに対する従来のはんだ層形
成の1手段を説明するいずれも正面図、第9図以降はこ
の発明の実施例にかかシ、第9図は回路基板の一部の正
面図、第10図ないし第12図は回路基板への部品のは
んだ接合工程を示すいずれも正面図、第13図ないし第
16図は別の実施例を説明するための回路基板の一部を
示す正面図である。 1 絶縁基板 3 はんだレジスト 6.7 部品(リード、チップコンデンサ)12、聾、
32,42シリ はんだ用ランド層12g はんだ用ラ
ンド基部 12b パターン条部 35 印刷はんだ層 35’ はんだ層(リフロー後) 代理人 弁理士 井 上 −男 第1図 第 2 図 (α)(b) 第 8 図 第 4 図 (α) Cbン 第 6 図 (α)(b) 第7図 第8図 第 9 図 第10図 第11図 第12図 第13図 第15図 第14図 第16図
Claims (1)
- 絶縁基板の主面に印刷形成されたはんだ用う、ンド層に
部品をマウントしはんだリフローして部品マウントを施
す回路基板のはんだ用ランド層がその外方へ延出したパ
ターン會部を具備したことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19405883A JPS6086892A (ja) | 1983-10-19 | 1983-10-19 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19405883A JPS6086892A (ja) | 1983-10-19 | 1983-10-19 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086892A true JPS6086892A (ja) | 1985-05-16 |
Family
ID=16318242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19405883A Pending JPS6086892A (ja) | 1983-10-19 | 1983-10-19 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086892A (ja) |
-
1983
- 1983-10-19 JP JP19405883A patent/JPS6086892A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594873B2 (ja) | 印刷配線板 | |
| JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
| JPS6086892A (ja) | 回路基板 | |
| JPH0378793B2 (ja) | ||
| JPH0444293A (ja) | プリント配線基板 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPH0722735A (ja) | プリント配線板 | |
| JPS61284991A (ja) | アルミニウム/銅複合箔張基板の回路形成法 | |
| JPS5853890A (ja) | 電子部品のはんだ付け方法 | |
| JPS63127593A (ja) | 印刷配線板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP2543858Y2 (ja) | プリント基板 | |
| JPH09135070A (ja) | プリント基板 | |
| JPH04186731A (ja) | 回路部品搭載用端子を備えた回路基板及びその製造法 | |
| JPS60143618A (ja) | 電子部品 | |
| JPS62241395A (ja) | 多層配線基板 | |
| JPS5969995A (ja) | テフロン基材を用いた多層プリント板の製造方法 | |
| JPS6052092A (ja) | 電子部品の接続方法 | |
| JPS5951589A (ja) | プリント基板 | |
| JPS6130093A (ja) | 複合ハイブリツド基板 | |
| JPH0389508A (ja) | チップ状固体電解コンデンサ | |
| JPH04291987A (ja) | 表面実装部品の実装構造 | |
| JPS60113995A (ja) | 多層プリント配線基板 | |
| JPH11150346A (ja) | 配線基板 |