JPS6089128A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPS6089128A JPS6089128A JP58196774A JP19677483A JPS6089128A JP S6089128 A JPS6089128 A JP S6089128A JP 58196774 A JP58196774 A JP 58196774A JP 19677483 A JP19677483 A JP 19677483A JP S6089128 A JPS6089128 A JP S6089128A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- output
- transistors
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、人力信号の周波数を２倍の周波数の信号に変
換する分周回路に関する。
換する分周回路に関する。
この種の分周回路の内、１．ＥＣＬ（エミッタ・カソプ
ルト・１：Ｉシック）マスター・スレーブ型の分周回路
は、第１図に月くずＩ」旧洛構成であった。
ルト・１：Ｉシック）マスター・スレーブ型の分周回路
は、第１図に月くずＩ」旧洛構成であった。
この回１／８は、正相入力端子１と逆相入力端子２に印
加する２相りＬｌツク信号に応じて、トランジスタ３と
４、トランジスタ５と６を差動的にオン、オフさせるも
のである。そして、トランジスタ３と４がオフでトラン
ジスタ５と６がオンの１１．−１ｊに、トランジスタ９
〜Ｉ２をオフさせて不動作にすると共に、トランジスタ
７、）（，１３、■４をオン或いはオフにさせ、またト
ランジスタ５と６がオフでトランジスタ３と４がオンの
時に、トランジスタ７．８．１３．１４をオフさせて不
動作にすると共に、Ｉ・ランジスク９〜１２をオン或い
ばオフにさ−ｌる。そし°Ｃ１］・ランジスタ１３と１
４は１−ランジスタフと８に制御され、トランジスタ９
と１０はトランジスタ１１と１２に制御されるようにし
“（いる。また、トランジスタ９と１０はトランジスタ
７と８にそのオン・オフ状態を１クロツク遅れて伝達し
、１−ランジスタ１３と１４ばそのオン・オフ状態をト
ランジスタ１１と１２に１クロツク遅れて伝達する。こ
のようにして、出力端子■５．１６に入力端子１．２に
印加する信列の２の周波数の信号を出力さ・ｌるにした
ものである。
加する２相りＬｌツク信号に応じて、トランジスタ３と
４、トランジスタ５と６を差動的にオン、オフさせるも
のである。そして、トランジスタ３と４がオフでトラン
ジスタ５と６がオンの１１．−１ｊに、トランジスタ９
〜Ｉ２をオフさせて不動作にすると共に、トランジスタ
７、）（，１３、■４をオン或いはオフにさせ、またト
ランジスタ５と６がオフでトランジスタ３と４がオンの
時に、トランジスタ７．８．１３．１４をオフさせて不
動作にすると共に、Ｉ・ランジスク９〜１２をオン或い
ばオフにさ−ｌる。そし°Ｃ１］・ランジスタ１３と１
４は１−ランジスタフと８に制御され、トランジスタ９
と１０はトランジスタ１１と１２に制御されるようにし
“（いる。また、トランジスタ９と１０はトランジスタ
７と８にそのオン・オフ状態を１クロツク遅れて伝達し
、１−ランジスタ１３と１４ばそのオン・オフ状態をト
ランジスタ１１と１２に１クロツク遅れて伝達する。こ
のようにして、出力端子■５．１６に入力端子１．２に
印加する信列の２の周波数の信号を出力さ・ｌるにした
ものである。
ところが、この回路は、４個の負前抵抗１７〜２０が必
要であり、トランジスタも合ｉ１で１２１１ＡＩも必要
で、非密に素子数が多く、また定電流源を符号２１．２
２で示ずように２個必要としている。
要であり、トランジスタも合ｉ１で１２１１ＡＩも必要
で、非密に素子数が多く、また定電流源を符号２１．２
２で示ずように２個必要としている。
更に、この回路は電源端子２３と接地間に、負荷抵抗に
直列接続される素子はトランジスタ２個と定電流源であ
り、その定電流源がｌ （１，’ｉｌのトランジスタで
成るとしても、最低３１１（１１のトランジスタが直列
に接続されることになり、出力振幅を大きくとることが
できない。
直列接続される素子はトランジスタ２個と定電流源であ
り、その定電流源がｌ （１，’ｉｌのトランジスタで
成るとしても、最低３１１（１１のトランジスタが直列
に接続されることになり、出力振幅を大きくとることが
できない。
本発明は斯かる点に鑑みて成されたもので、その目的は
、素子数を少なくし、定電流源もｌ Ｉｆｆ、Ｉで済み
、出力振幅も大きくすることができるようにした分周回
路を提供することである。
、素子数を少なくし、定電流源もｌ Ｉｆｆ、Ｉで済み
、出力振幅も大きくすることができるようにした分周回
路を提供することである。
以下、本発明の実施例について説明する。第２図はその
一実施例の分周回１ｍを示すもので、３１は２個のコレ
クタＣ１、Ｃ２４有し、正相人力α１１１子１からの信
号をベースに入力するＰＮＰ型の１−ランジスタ、３２
も２１１ＭのコレクタＣ１、Ｃ２を有し、逆相人力幅１
子２からの信号を−・−スに人力するＰ Ｎ Ｉ）型の
トランジスタで、これらトランジスタ３１と３２はその
エミッタが定電流源３３に共通接続されている。
一実施例の分周回１ｍを示すもので、３１は２個のコレ
クタＣ１、Ｃ２４有し、正相人力α１１１子１からの信
号をベースに入力するＰＮＰ型の１−ランジスタ、３２
も２１１ＭのコレクタＣ１、Ｃ２を有し、逆相人力幅１
子２からの信号を−・−スに人力するＰ Ｎ Ｉ）型の
トランジスタで、これらトランジスタ３１と３２はその
エミッタが定電流源３３に共通接続されている。
３４．３５は３１１１１１の−Ｊコレクタ１へＣ３を各
々有するＮ Ｉ） Ｎ型のトランジスタで、上記トラン
ジスタ３１のコレクタからの出力をベースに受けてフリ
ップ・フロップ動作するよう接続されている。
々有するＮ Ｉ） Ｎ型のトランジスタで、上記トラン
ジスタ３１のコレクタからの出力をベースに受けてフリ
ップ・フロップ動作するよう接続されている。
即ぢごのＩ・ランジスタ３４．３５はトランジスタ３１
がオフの時にはオフとなり、トランジスタ３１力くオン
すると、いずれか−力のめがオンするようにコレクタＣ
１と相手トランジスタのベースがクロス接続されたフリ
ップ・フ１ニドノブ４１．’ｉ成となっている。
がオフの時にはオフとなり、トランジスタ３１力くオン
すると、いずれか−力のめがオンするようにコレクタＣ
１と相手トランジスタのベースがクロス接続されたフリ
ップ・フ１ニドノブ４１．’ｉ成となっている。
３６．３７も３１１ＭのコレクタＣ１〜Ｃ３を各々有す
るＮ Ｉ） Ｎ型のトランジスタで、上記トランジスタ
３２のコレクタからの出力をベースに受りてフリップ・
フロップ動作するよう接続されている。
るＮ Ｉ） Ｎ型のトランジスタで、上記トランジスタ
３２のコレクタからの出力をベースに受りてフリップ・
フロップ動作するよう接続されている。
即ちこのトランジスタ３６．３７はトランジスタ３２が
オフの時にはオフとなり、トランジスタ３２がオンする
と、いずれか一方のみがオンするようにコレクタＣ１と
相手トランジスタのベースがクロス接続されたフリップ
・フロップ構成となっている。
オフの時にはオフとなり、トランジスタ３２がオンする
と、いずれか一方のみがオンするようにコレクタＣ１と
相手トランジスタのベースがクロス接続されたフリップ
・フロップ構成となっている。
そして、トランジスタ３４はそのオン・オフ状態を次の
クロック到来時にそのコレクタＣ３からトランジスタ３
７に反転して伝達し、このＩ・ランシスタ３７はそのオ
ン・オフ状態を次のクロック到来時にそのコレクタＣ３
からトランジスタ３５に反転して伝達し、このトランジ
スタ３５はそのオン・オフ状態を次のクロック到来時に
そのコレクタＣ３からトランジスタ３６に反転して伝達
し、このトランジスタ３６はそのオン・オフ状態を次の
クロック到来時に反転してそのクロックＣ３からトラン
ジスタ３４に伝達するように、各々のコレクタＣ３から
ベースに接続されている。
クロック到来時にそのコレクタＣ３からトランジスタ３
７に反転して伝達し、このＩ・ランシスタ３７はそのオ
ン・オフ状態を次のクロック到来時にそのコレクタＣ３
からトランジスタ３５に反転して伝達し、このトランジ
スタ３５はそのオン・オフ状態を次のクロック到来時に
そのコレクタＣ３からトランジスタ３６に反転して伝達
し、このトランジスタ３６はそのオン・オフ状態を次の
クロック到来時に反転してそのクロックＣ３からトラン
ジスタ３４に伝達するように、各々のコレクタＣ３から
ベースに接続されている。
各トランジスタ３４〜３７のコレクタＣ２は出力用で、
トランジスタ３５と３６のコレクタＣ２が正相出力端子
１５に接続され、またトランジスタ３４と３７のコレク
タＣ２が逆相出力端子１６に接続されている。
トランジスタ３５と３６のコレクタＣ２が正相出力端子
１５に接続され、またトランジスタ３４と３７のコレク
タＣ２が逆相出力端子１６に接続されている。
即ら、正相出力ｉ／Ｉｊ１１了Ｊ５は、トランジスタ３
５と３６の両コレクタＣ２のアンド出力を受け、また逆
相出力端子１Ｇはトランジスタ３４と３７の両コレクタ
Ｃ２のアン１′出力を受＆Ｊるよう接続されている。３
８．３９は負（ｉ：ｉ抵抗である。
５と３６の両コレクタＣ２のアンド出力を受け、また逆
相出力端子１Ｇはトランジスタ３４と３７の両コレクタ
Ｃ２のアン１′出力を受＆Ｊるよう接続されている。３
８．３９は負（ｉ：ｉ抵抗である。
以上において、正相入力端子１がＬレベル、逆相入力端
子２力月ルベルとなると、トランジスタ３１がオン、ト
ランジスタ３２がオフする。この時、トランジスタ３Ｇ
、３７はオフする。また、ここで、トランジスタ３Ｉの
−ｌコレクタ力を受番）て、トランジスタ３４がオン、
１−ランジスタ３５がオフしたとする。（第３ν１■） 次に正相人力（＞ｆｉｌ子１が１１レヘル、逆相入力端
子２がＬレベルに変わると、トランジスタ３１がオフ、
トランジスタ３２がオンするので、トランジスタ３４．
３５はオフする。また、］・トランジスタ５がオフ−オ
フと変わらないので、切り替わり時点でもそのトランジ
スタ３５のコレクタＣ３にはトランジスタ３２のコレク
タＣ２からの電流は流れず、トランジスタ３Ｇのベース
に流れる。一方、トランジスタ３４はオンー十オフと変
化するので、その変化完了前に、そのトランジスタ３４
のコレクタＣ３にはトランジスタ３２のコレクタＣ１か
らの電流が瞬時流れ、よってトランジスタ３７のベース
に流れる電流はトランジスタ３６のベースに流れる電流
より少ない。よってトランジスタ３６と３７のベース電
流に差が生じ、トランジスタ３Ｇが最初にオンし始め、
次にトランジスタ３７がオンし始める。しかし、１〜ラ
ンジスタ３６がより深くオンすると、そのコレクタＣ１
の電位が下がるので、トランジスタ３２のコレクタＣ■
からの電流がトランジスタ３６のコレクタＣ１に流れ、
トランジスタ３７のベースには流れなくなる。従７て、
そのトランジスタ３７はオフする。即ら、トランジスタ
３６がオン、トランジスタ３７がオフの状態となる。（
第３図■） 次に正相入力端子１がＬレベル、逆相入力端子２が１ル
ベルに変わると、トランジスタ３２がオフ、トランジス
タ３１がオンとなる。よってトランジスタ３６．３７は
オフとなる。この時、トランジスタ３７はオフ−オフと
変わらないので、そのコレクタＣ３の出力を受りるトラ
ンジスタ３５がオン、またトランジスタ３６はオン−オ
フと変わるので、そのコレクタＣ３の出力を受けるトラ
ンジスタ３４はオフとなる。（第３図■）次に正相人力
α（：’ｌ−（川が！ルベル、逆相入力端子２がＬレベ
ルに変わると、ｌ・ランジスタ３１がオフ、トランジス
タ；３２がオンとなる。よって１ランジスタ３４．３５
はオフとなる。この時、トランジスタ３４はオフ−オフ
と変わらないので、そのコレクタＣ３の出力を受りるＩ
・ランジスタ３７がオン、またトランジスタ３６はオン
−・オフと変わるので、そのコレクタＣ３の出力を受け
るトランジスタ３６はオフとなる。（第３図■）次に正
相入力端子ｌがＬレベル、逆相入力端子２がＨレベルに
変わると、トランジスタ３２がオフ、トランジスタ３１
がオンとなる。よってトランジスタ３６．３７はオフと
なる。この時、トランジスタ３６はオフ−オフと変わら
ないので、そのコレクタＣ３の出力を受けるトランジス
タ３４がオン、またトランジスタ３７はオン−オフと変
わるので、そのコレクタＣ３の出力を受けるトランジス
タ３５はオフとなる。（第３図■）以下、同様に各トラ
ンジスタがオン・オフを繰り返し、第３図■、■、■・
・・のように進む。
子２力月ルベルとなると、トランジスタ３１がオン、ト
ランジスタ３２がオフする。この時、トランジスタ３Ｇ
、３７はオフする。また、ここで、トランジスタ３Ｉの
−ｌコレクタ力を受番）て、トランジスタ３４がオン、
１−ランジスタ３５がオフしたとする。（第３ν１■） 次に正相人力（＞ｆｉｌ子１が１１レヘル、逆相入力端
子２がＬレベルに変わると、トランジスタ３１がオフ、
トランジスタ３２がオンするので、トランジスタ３４．
３５はオフする。また、］・トランジスタ５がオフ−オ
フと変わらないので、切り替わり時点でもそのトランジ
スタ３５のコレクタＣ３にはトランジスタ３２のコレク
タＣ２からの電流は流れず、トランジスタ３Ｇのベース
に流れる。一方、トランジスタ３４はオンー十オフと変
化するので、その変化完了前に、そのトランジスタ３４
のコレクタＣ３にはトランジスタ３２のコレクタＣ１か
らの電流が瞬時流れ、よってトランジスタ３７のベース
に流れる電流はトランジスタ３６のベースに流れる電流
より少ない。よってトランジスタ３６と３７のベース電
流に差が生じ、トランジスタ３Ｇが最初にオンし始め、
次にトランジスタ３７がオンし始める。しかし、１〜ラ
ンジスタ３６がより深くオンすると、そのコレクタＣ１
の電位が下がるので、トランジスタ３２のコレクタＣ■
からの電流がトランジスタ３６のコレクタＣ１に流れ、
トランジスタ３７のベースには流れなくなる。従７て、
そのトランジスタ３７はオフする。即ら、トランジスタ
３６がオン、トランジスタ３７がオフの状態となる。（
第３図■） 次に正相入力端子１がＬレベル、逆相入力端子２が１ル
ベルに変わると、トランジスタ３２がオフ、トランジス
タ３１がオンとなる。よってトランジスタ３６．３７は
オフとなる。この時、トランジスタ３７はオフ−オフと
変わらないので、そのコレクタＣ３の出力を受りるトラ
ンジスタ３５がオン、またトランジスタ３６はオン−オ
フと変わるので、そのコレクタＣ３の出力を受けるトラ
ンジスタ３４はオフとなる。（第３図■）次に正相人力
α（：’ｌ−（川が！ルベル、逆相入力端子２がＬレベ
ルに変わると、ｌ・ランジスタ３１がオフ、トランジス
タ；３２がオンとなる。よって１ランジスタ３４．３５
はオフとなる。この時、トランジスタ３４はオフ−オフ
と変わらないので、そのコレクタＣ３の出力を受りるＩ
・ランジスタ３７がオン、またトランジスタ３６はオン
−・オフと変わるので、そのコレクタＣ３の出力を受け
るトランジスタ３６はオフとなる。（第３図■）次に正
相入力端子ｌがＬレベル、逆相入力端子２がＨレベルに
変わると、トランジスタ３２がオフ、トランジスタ３１
がオンとなる。よってトランジスタ３６．３７はオフと
なる。この時、トランジスタ３６はオフ−オフと変わら
ないので、そのコレクタＣ３の出力を受けるトランジス
タ３４がオン、またトランジスタ３７はオン−オフと変
わるので、そのコレクタＣ３の出力を受けるトランジス
タ３５はオフとなる。（第３図■）以下、同様に各トラ
ンジスタがオン・オフを繰り返し、第３図■、■、■・
・・のように進む。
正相出力端子１５はトランジスタ３５．３６のコレクタ
Ｃ２の電位をアンド・ゲート的に受けているので、その
両トランジスタ３５．３６がオフの時Ｈレベル、いずれ
もオン或いはいずれかオンの時にはＬレベルとなる。ま
た、逆相出力端子１６はトランジスタ３４．３７のコレ
クタＣ３の電位をアンド・ゲート的に受けているので、
その両トランジスク３４．３７がオフの時にＩＩレベル
、いずれもオン或いはいずれかオンの時にはＬレベルと
なる。
Ｃ２の電位をアンド・ゲート的に受けているので、その
両トランジスタ３５．３６がオフの時Ｈレベル、いずれ
もオン或いはいずれかオンの時にはＬレベルとなる。ま
た、逆相出力端子１６はトランジスタ３４．３７のコレ
クタＣ３の電位をアンド・ゲート的に受けているので、
その両トランジスク３４．３７がオフの時にＩＩレベル
、いずれもオン或いはいずれかオンの時にはＬレベルと
なる。
従って、正相出力＆ｆ：Ｉ子Ｉ５及び逆相出力端子１６
には、正相入力αｉｉｌ −７’ １及び逆相入力端子
２に入力するクロックと同一の２デユーテイ比で２倍の
パルス幅を持つり（］ツク、即ぢ２の周波数のクロック
が出力する。
には、正相入力αｉｉｌ −７’ １及び逆相入力端子
２に入力するクロックと同一の２デユーテイ比で２倍の
パルス幅を持つり（］ツク、即ぢ２の周波数のクロック
が出力する。
また、この回１洛は、電源６１：ｌ −ｊ’ ２３と接
地間には、負荷抵抗に直列接続される１−ランジスクば
１個であるので、出力振幅を大きくとることができる。
地間には、負荷抵抗に直列接続される１−ランジスクば
１個であるので、出力振幅を大きくとることができる。
なお、上記した実施例において、２個のコレクタを有す
るトランジスタ３１．３２は１個のコレクタのものを使
用し、このコレクタにダイオ−１を接続し°（′Ｊコレ
クタ力を分りることができる。
るトランジスタ３１．３２は１個のコレクタのものを使
用し、このコレクタにダイオ−１を接続し°（′Ｊコレ
クタ力を分りることができる。
また３１固のコレクタを自°する１−ランジスタについ
ても同様である。
ても同様である。
以上のように、本発明の分周回路によれば、最低限必要
な素子として、トランジスタば６１１Ｍ、定電流源は１
個、負（：：Ｉ抵抗は２個と極めて少ない素子で済まゼ
ることができる。また、出力振＋ｈ’６を大きくするこ
ともできる。
な素子として、トランジスタば６１１Ｍ、定電流源は１
個、負（：：Ｉ抵抗は２個と極めて少ない素子で済まゼ
ることができる。また、出力振＋ｈ’６を大きくするこ
ともできる。
第１図は従来の分周回路の回１洛図、第２図は本発明の
一実施例の分周回路の回路図、第３図は第２図の回１１
ｆＩのタイミング・チャートである。 ■・・・正相入力端子、２・・・逆相入力端子、Ｉ５・
・・正相出力端子、１６・・・逆相出力端子、３１．３
２．３４〜３７・・・トランジスタ、３３・・・定電流
源、３８．３９・・・負荷抵抗。 特許出願人 新口本無線株式会社 代 理 人 弁理士 長尾當明 の −１〜１ 閥 閾 詰１ 深
一実施例の分周回路の回路図、第３図は第２図の回１１
ｆＩのタイミング・チャートである。 ■・・・正相入力端子、２・・・逆相入力端子、Ｉ５・
・・正相出力端子、１６・・・逆相出力端子、３１．３
２．３４〜３７・・・トランジスタ、３３・・・定電流
源、３８．３９・・・負荷抵抗。 特許出願人 新口本無線株式会社 代 理 人 弁理士 長尾當明 の −１〜１ 閥 閾 詰１ 深
Claims (1)
- 【特許請求の範囲】 （ｌ）、各々３個のコレクタ出力部を有し、その第１の
コレクタ出力部が相手のトランジスタのベースにクロス
接続され、エミッタが共通接地された第１及び第２のト
ランジスタと、 各々３個のコレクタ出力部を自し、その第１のコレクタ
出力部が相手のトランジスタのベースにクロス接続され
、エミッタが共通接地された第３及び第４のトランジス
タと、 ２個のコレクタ出力部を自し、ベースに上相入力端子が
接続され、該各コレクタ出力部の出力を上記第１及び第
２のトランジスタのベースに各別に供給する第５のトラ
ンジスタと、 ２１１Ｍのコレクタ出力部を自し、ベースに逆相人力η
１１１１子が接続され、該各コレクタ出力部の出力を上
記第３及び第４のトランジスクのベースに各別に供給し
、エミッタが２１−記第５のトランジスタのエミッタと
共通に定電流源に接続された第６の１ランジスタとを具
備し、 上記第１及び第４のトランジスタの第２のコレクタ出力
部が共通に正相出力端イ及び第１の負（ＷＪ低抵抗接続
され、 上記第２及び第３のトランジスタの第２のコレクタ出力
部が共通に逆相出力端子及び第２の負荷抵抗に接続され
、 上記第１のトランジスタの第３のコレクタ出力部が上記
第４のトランジスタのベースに接続され、上記第２のト
ランジスタの第３のコレクタ出力部が上記第３のベース
に接続され、上記第３のトランジスクの第３のコレクタ
出力部が」二記第１のトランジスタのベースに接続され
、上記第４のトランジスタのｇ４ｓ３のコレクタ出力部
が」二記第２のトランジスクのベースに接続されて成る
ことを特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58196774A JPS6089128A (ja) | 1983-10-20 | 1983-10-20 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58196774A JPS6089128A (ja) | 1983-10-20 | 1983-10-20 | 分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6089128A true JPS6089128A (ja) | 1985-05-20 |
| JPH0370935B2 JPH0370935B2 (ja) | 1991-11-11 |
Family
ID=16363403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58196774A Granted JPS6089128A (ja) | 1983-10-20 | 1983-10-20 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089128A (ja) |
-
1983
- 1983-10-20 JP JP58196774A patent/JPS6089128A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370935B2 (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283639A (en) | Device for producing two clock pulse trains from a periodic signal of any waveform | |
| JPS6089128A (ja) | 分周回路 | |
| KR940027317A (ko) | 단열의 동적 비반전 회로 | |
| JPS57188138A (en) | Logical gate circuit | |
| JPH03203410A (ja) | レベル変換回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS62190923A (ja) | レベル変換回路 | |
| JP2994941B2 (ja) | パルス幅変調信号出力回路 | |
| KR840000940A (ko) | 디지탈 전이 레지스터 | |
| KR840008260A (ko) | 색상 제어회로 | |
| JPH0113463Y2 (ja) | ||
| JPS599638U (ja) | 簡易形ｄ／ａ変換器 | |
| JPS6424571A (en) | Horizontal output circuit | |
| JPH0231528B2 (ja) | ||
| JPH0683061B2 (ja) | 半導体論理回路 | |
| JPS5836022A (ja) | 加入者集線スイツチ回路 | |
| JPS6020931B2 (ja) | タイマ回路 | |
| JPS5812420A (ja) | フリツプフロツプ | |
| JPS62173849U (ja) | ||
| JPS6123415A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS6352323U (ja) | ||
| JPS6393207A (ja) | プツシユプル出力段回路 | |
| JPS62151020A (ja) | 論理回路 | |
| JPH0374923A (ja) | 高電圧発振回路 | |
| JPS6076806A (ja) | シユミツトトリガ回路 |