JPS6089944A - 立体配線の形成方法 - Google Patents

立体配線の形成方法

Info

Publication number
JPS6089944A
JPS6089944A JP19859483A JP19859483A JPS6089944A JP S6089944 A JPS6089944 A JP S6089944A JP 19859483 A JP19859483 A JP 19859483A JP 19859483 A JP19859483 A JP 19859483A JP S6089944 A JPS6089944 A JP S6089944A
Authority
JP
Japan
Prior art keywords
electrode
wiring
power supply
forming
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19859483A
Other languages
English (en)
Other versions
JPH0226386B2 (ja
Inventor
Yoichi Aono
青野 洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP19859483A priority Critical patent/JPS6089944A/ja
Publication of JPS6089944A publication Critical patent/JPS6089944A/ja
Publication of JPH0226386B2 publication Critical patent/JPH0226386B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置における立体配線の形成方法に関
し、さらに詳しくは空気絶縁された立体配線の形成方法
に関するものである。
半導体素子、特に化合物半導体であるGaAsを用いた
接合ゲート型電界効果トランジスタ(以下GaAsME
SFETと称する)はsiバイボラトランジスタの特性
限界を打破するマイクロ波トランジスタとして実用化さ
れている。このようなマイクロ波でのGaAsMESF
ETの出力電力は全ゲート幅を増やすことによって増加
させることができる。
そのため通常、電力用のGaAsMESFETは第1図
(a)の平面図に示すように櫛型のドレイン電極11お
よびソース電極12を交互に配置し、その間にゲート電
極13を配置する構造がとられている。
このような構成にするには必然的にソース電極12への
配線121とゲート電極13への給電用配線131とは
点14のような位置で立体配線(クロスオーバー)され
なければならない。通常これらりC12スオーバーは第
1図(b)に第1図(a)のA−A’部の断面を示すよ
うにSiQ□膜15により両配線電極間を絶縁する構造
がとられている。
しかしながらX帯以上の超高周波になると、これら立体
配線部に生じる寄生容量はFET自身がもつゲート・ソ
ース間空乏層容量CGSに比べて無視できなくなり、透
電体積と相俟って利得あるいは帯域特性低下の一因とな
る。立体交差する電極幅を小さくすればある程度寄生容
量を低減できるが、配線抵抗の増加しいては配線電極の
エレクトロマイグレーションをきたすので好ましくない
寄生抵抗の増加なしに寄生容量を大幅に低減する方法と
しては、透電体を介さずに立体交差部を空気絶縁する(
エアークロスオーバ構造)のが最も有効である。
これまでにエアークロスオーバー構造をもったデバイス
が幾つか報告されているが、それらの形成方法はいずれ
もエツチングの選択性を主に利用したものである。即ち
、スペーサ材となる金属(一般に銅が多用されている)
を両配線電極間に電解めっき等で形成した後、スペーサ
材のみを選択的にエツチング除去することによりエアー
クロスオーバー構造を得る方法である。
このような従来の方法を用いてGaAsMESPETの
エアークロスオーバー化を図ろうとした場合、以下に述
べるような問題点を生じる。即ち、1)酸あるいはアル
カリ溶液に弱いGaAsあるいはAlから成るゲート電
極等を全く侵さずスペーサ材のみを選択的に除去できる
エツチング液が得難い。2)数μn1の厚さに形成され
たスペーサ材をウェーハ内で均一性よく加工することが
困難等である。
本発明の目的は、これら従来の問題点を取シ除いた新し
い空気絶縁された立体配線の形成方法を提供するもので
ある。
本発明によれば基板上の第1の配線となる帯状の電極上
に厚膜から成る第1のホトレジスト層を形成し、該ホト
レジスト層をマスクとして電解めっきを施すことによシ
選択的に厚膜電極を形成する工程、粘度の大きいホトレ
ジストを形成して表面を平担化した後、全面に02イオ
ンビームをシャワー状に照射して前記第1の配線部に前
記厚膜電極の厚さに略等しい膜厚の第1のホトレジスト
層を選択的に残す工程、全面に給電用の金属膜を被着し
た後、前記第1の配線との交差部が開口した第3のホト
レジスト層を形成し、再度電解めっきを施すことにより
前記第1の配線と立体交差した第2の配線を形成する工
程、前記第3のホトレジスト層を除去した後、前記第2
の配線をマスクとして前記給電用の金属膜を選択的にエ
ツチングで除去し、しかる後第2のホトレジスト層を除
去する工程を含むことを特徴とする空気絶縁された立体
配線の形成方法が得られる。
前記本発明によれば、通常のホトリソグラフィ工程で簡
単に処理できるホトレジスト自体をスペーサ材として使
用するため、立体配線形成に要する工程が従来法に比べ
大幅に簡略化される。
以下、本発明の一実施例としてGaAsMESFETの
エアークロスオーバー化を例にとシ詳しく説明する。
第2図、第3図は本発明の一実施例を説明するだめの図
で、第2図(a)〜(g)は製作工程の要部平面図、第
3図(a)〜(g)は各々第2図におけるA−A’。
11−B’ 、 C−C’ 、 D−D/ 、 E−B
’ 、 F−F’ 。
5− G−q′の要部断面図を示す。まず最初に半絶縁性Ga
As基板20上にエピタキシャル成長された動作N21
上にショットキーバリア形成用のklから成るゲート電
極22、およびAuGeNiから成るオーム性のソース
電極23、ドレイン電極24を通常の光学露光によりリ
フトオフ法で形成する(第2図(a))。次にAAIゲ
ート電極22の保護膜となる5in2膜25をCVD法
により3000A程度ウェーハ全面に被着させ、ソース
およびドレイン電極域シ出し部231,241およびゲ
ート電極取シ出し部221に窓をあける。次にlから成
るゲートパッド部222とそこから引き出されるAuか
ら成るボンディング線との反応を防止するために、例え
ばTi/Pt 等の反応防止用電極223を選択的にゲ
ートパッド部222に形成した後、電解めっきのための
給電用金属g26として、例えばT i /A、u を
それぞれ約50OA蒸着する(第3図(b))。次にA
Z1350J(商品名)等のホトレジスト27を重ね塗
シすることにより例えば4〜6μmの厚さに形成した後
、ゲート電6一 極22への給電用配線224上を選択的に被覆するよう
にパターニングを行う(第2図(C)で斜視を施した領
域)。次に第3図(c)(c、示すように、第2図(d
)の斜蔵部にA窒めっきを施すことにより、厚み約5μ
rn程度の厚膜配線28を形成する。次にホトレジスト
層27を除去した後、比較的粘度の大キいホトレジスト
(AZ1375)をスピンコード去で富ね塗りすること
により%第3図(d)に示すように表面が殆んど平担な
ホトレジスト層29を形成する。次に全面を加速電圧5
00V、酸素イオン電流密50.8 m A / cr
dの条件下で6分程度イオンエツチングし、第3図(e
)に示すように厚膜配線28を系出さぜる。このとき、
給電用配線224部には厚p!A’FQ線28の厚さに
相当した厚みのホトレジスト藝29が選択的に残る。次
に全面に前述したと同様の給電粗金M膜30を再度蒸着
によって形成した後、AZ1350J等のホトレジスト
を塗布し、給電用配線224との交差部が開口するよう
に、即ち、第2図(f)の斜線部が選択的に覆われるよ
うにパターニングを行う。厚膜配線28とホトレジスト
層27との間に段差がある場合には、段差部で給電用金
)fA)JA30が段切れを起し易く、その結果、この
2層目のホトレジスト層31のパターニングの際、1層
目のホトレジスト層27も溶解して給電用金属膜30が
変形ちるいはり7トオフされてしまい、後のクロスオー
バー電極の形成が困難である。次にホトレジスト層31
をマスクに再度Auめっきを施して例えVよ2〜3μm
、厚のクロスオーバー電極32を形成する(第3図(f
))。次にアセトン等の有機溶剤でホトレジスト31を
除去した後、クロスオーバー′d7L極32をマスクと
して、krイオンビームエツfングあるいはI2:KI
 :H2O系およびl−1280,糸のエツチング液を
用いてクロスオーバー電極32部以外の不要な給電用金
属膜32を除去し、さらに露出したホトレジスト層29
をレジスト剥離剤(J−100)を用いて完全に除去す
る。最後K、前記同様のエツチング液を用いて選択的に
不要な給電用金属膜26を除去することによシ、第3図
□□□)に示すようなゲート給電用配線224とクロス
オーバー電極32が空気絶縁されたエアークロスオーバ
ー構造が完成する。
以上述べてきたように1本発明による形成力法を用いれ
ば、従来のよりな拶雑な工程を必要とするスペーサ材の
形成を通常のホトプt1セスで簡単に行なえるため、生
産性、歩留り及び信頼度の大幅な向上が可能となった。
【図面の簡単な説明】
第1゛図(a) + (b)はそれぞれ一般の電力用O
aAs−MESFETの構造を示す平面図、および要部
断面図で、11,12.13はそれぞわドレイン、ソー
ス、ゲー)41E極、151d S ’02 膜、12
1はソース配線、131はゲート配線14はソース配線
121とゲート配線131の立体配線部を示す。 第2図(a)〜億)、#、3図(a)〜(g)は本発明
の一実施例を説明するための図で、第2図(a)〜(g
)は製作工程の要部平面図、第3図(a)〜(g)は第
2図の要部断面図である。 各図において、20・・・・・・半絶縁性(、)aAS
基板、9− 21・・・・・・動作層、22,23.24・・・・・
・それぞれゲート、ソース、ドレイン電極、25・・・
・・・SiQ。 膜、26.30・・・・・・給電用金属膜、27,29
゜31・・・・・・ホトレジスト、28・・・・・・厚
膜配線、32・・・・・・クロスオーバー電極、221
,231,241・・・・・・それぞれsio、膜25
に開けられたゲート、ソース、ドレイン寛極用の窓、2
22・・・・・・ゲートパッド、223は反応防止用金
属膜、224・・・・・・ゲート給電用配線を示す。 =10− 篤 / 図 (θ 〕 rb) 5ry /’ 12 (d)

Claims (1)

    【特許請求の範囲】
  1. 基板上の第1の配線の両側に第1の電極を形成する工程
    と、前記第1の配線部をおおうように前記第1の電極の
    厚さに略等しい膜厚の第1のホトレジスト層を形成する
    工程と、前記第1の配線との交差部が開口した第2のホ
    トレジスト層を形成し、その後前記第1の配線と立体交
    差した第2の配線を形成する工程と、前記第2のホトレ
    ジスト層を除去した後、前記第1のホトレジスト層を除
    去する工程とを含むことを特徴とする空気絶縁された立
    体配線の形成方法。
JP19859483A 1983-10-24 1983-10-24 立体配線の形成方法 Granted JPS6089944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19859483A JPS6089944A (ja) 1983-10-24 1983-10-24 立体配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19859483A JPS6089944A (ja) 1983-10-24 1983-10-24 立体配線の形成方法

Publications (2)

Publication Number Publication Date
JPS6089944A true JPS6089944A (ja) 1985-05-20
JPH0226386B2 JPH0226386B2 (ja) 1990-06-08

Family

ID=16393780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19859483A Granted JPS6089944A (ja) 1983-10-24 1983-10-24 立体配線の形成方法

Country Status (1)

Country Link
JP (1) JPS6089944A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54115065A (en) * 1978-02-28 1979-09-07 Mitsubishi Electric Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54115065A (en) * 1978-02-28 1979-09-07 Mitsubishi Electric Corp Semiconductor device

Also Published As

Publication number Publication date
JPH0226386B2 (ja) 1990-06-08

Similar Documents

Publication Publication Date Title
US4213840A (en) Low-resistance, fine-line semiconductor device and the method for its manufacture
JP2637937B2 (ja) 電界効果トランジスタの製造方法
JPH05275373A (ja) 化合物半導体装置の製造方法
JPS6351550B2 (ja)
US20030173584A1 (en) Semiconductor integrated circuit device and method of fabricating the same
JPS6089944A (ja) 立体配線の形成方法
US5483089A (en) Electrically isolated MESFET
JPH0226385B2 (ja)
JP2712340B2 (ja) 半導体装置の製造方法
JPS60153149A (ja) 多層配線の形成方法
JPS60130862A (ja) 半導体装置の製造方法
JPS6088445A (ja) 立体配線の形成方法
JP3533796B2 (ja) 半導体装置の製造方法
KR930006725B1 (ko) 반도체장치의 전극구조 및 그 제조방법
JP2825284B2 (ja) 半導体装置の製造方法
JP2558766B2 (ja) 半導体装置の製造方法
JPS598378A (ja) GaAsFET
JPS59189678A (ja) 半導体装置とその製造方法
JPH0252438A (ja) 電界効果トランジスタの製造方法
JPH09252050A (ja) 半導体装置およびその製造方法
JPS61290777A (ja) シヨツトキ−ゲ−ト電極を製造する方法
JPS63318145A (ja) 半導体装置の製造方法
JPS6239834B2 (ja)
JPS6281768A (ja) GaAs半導体装置およびその製造方法
JPS58135678A (ja) 電界効果トランジスタの製造方法