JPS6089950A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6089950A
JPS6089950A JP59192505A JP19250584A JPS6089950A JP S6089950 A JPS6089950 A JP S6089950A JP 59192505 A JP59192505 A JP 59192505A JP 19250584 A JP19250584 A JP 19250584A JP S6089950 A JPS6089950 A JP S6089950A
Authority
JP
Japan
Prior art keywords
tab
resin
leads
package
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59192505A
Other languages
English (en)
Other versions
JPH038112B2 (ja
Inventor
Yoshiaki Wakashima
若島　喜昭
Hideo Inayoshi
秀夫 稲吉
Kunihiko Nishi
邦彦 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59192505A priority Critical patent/JPS6089950A/ja
Publication of JPS6089950A publication Critical patent/JPS6089950A/ja
Publication of JPH038112B2 publication Critical patent/JPH038112B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、レジンモールドＩＣに関する。
従来提案されているこの種のレジンモールドＩＣ用リー
ドフレームとしては、レジンモールドパッケージの辺に
ほぼ平行になるようにタブ吊りリードを設けたものがあ
るが、このようなリードフレームを用いたレジンモール
ドＩＣでは、タブの安定性が悪いため、モールド金型に
レジンを注入する際にタブがレジンに押し流されてタブ
位置が変動し、コネクタワイヤが断線する等の不都合が
あった。
この発明の目的は、このような不都合のない改良された
レジンモールドＩＣを提供することにある。
この発明によれば、レジンモールドパンケージ力対角線
に沿う方向にタブ吊りリードが配置される。以下、添付
図面に示す実施例について詳述する。
第１図は本発明のレジンモールドＩＣに用いられるＩＣ
用リードフレームを、第２図はこれを用いた本発明のレ
ジンモールドＩＣをそれぞれ示すもので、１０はリード
フレーム、１２Ａ、１２Ｂはリードフレーム１０の外枠
部、１４はリードフレーム１０の、ＩＣチップ（半導体
ペレット）を固定すべきタブ、１６Ａ〜１６Ｄはレジン
モールドパッケージ２２０対角線方向にタブ１４を吊る
タブ吊りリード、１８はボンディングワイヤ（コネクタ
ワイヤ）が接続されるべきリード、２０はレジンダム部
である。
第１図に示すリードフレーム１０を用いて第２図に示す
ようなレジンモールドＩＣを製作するにあたっては、タ
ブ１４上にＩＣチップを固定し且つチップ上の各電極を
ボンディングワイヤを介して各リードに接続してからリ
ードフレーム１０をモールド金型の上型と下型との間に
はさむようにセットする。このとき、レジンダム部２０
が上下の型の間でモールド用レジンが外方へ流出するの
を防止する役目をする。モールド用レジンは破線Ａで示
すレジン注入口からａ方向にモールドキャビティ内に注
入され、レジンダム部２０に取囲まれたキャビティ内部
分（タブ１４．インナーリード部９図示しないＩＣチッ
プ、コネクタワイヤなど）を被覆する。注入したレジン
を硬化させてからモールド金型からモールド品を取出し
、外枠部１２Ａ、１２Ｂからパッケージ部２２を切断分
離する。このとき、レジンダム部２０などの不要部も切
断除去される。この結果、第２図に示すように、パッケ
ージ２２からリード１８が突出した形のレジンモールド
ＩＣが得られる。
上記したこの発明によれば、タブ（イ）リリード１６Ａ
〜１６Ｄがパッケージ２２の対角線方向すなわち、４角
形のタブの角部から、その角部を規定するタブの２辺に
対して鈍角をなす方向に伸びる線上に治って設けられて
いるため、タブ１４の安定性がすこぶる良好で、レジン
注入時に流入レジンによるタブ１４の変位を最小にする
ことができ、従って、コネクタワイヤの断線事故等を未
然に防止することができる。その上、タブ１４の安定性
がよいためＩＣチップを数句けるダイポンディング作業
等がやりやすいこと、タブ墨すをタブの角部で行なうた
めリード本数を多くとねることなどの付加効果もある。
【図面の簡単な説明】
第１図は、本発明において用いられるＩＣ用リードフレ
ームを示す平面図、第２図は、第１図のリードフレーム
を用いた本発明に従ったレジンモールドＩＣを示す平面
図である。 １０・・・リードフレーム、１２Ａ、１２Ｂ・・・外枠
部、１４−・・りブ、１６Ａ〜１６Ｄ・・・りブ吊りリ
ード、１８・・・リード、２０・・・レジンダム部、２
２・・・レジンモールドパッケージ。 第　１　図 第　２　図 ｔ＜　Ｌ　／４

Claims (1)

  1. 【特許請求の範囲】 １、ＩＣチップを固定した４角形のタブと、このタブに
    その一端が近接して設けられ、かつその一端部において
    前記ＩＣチップから延在せられたボンディングワイヤが
    接続された複数のリードと、前記４角形のタブ力角部か
    らその角部な挾むタブの２辺に対して鈍角をなす方向に
    延在する前記タブ支持用のタブ吊りリードと、前記ＩＣ
    チップ。 タブ、ボンディングワイヤ、タブ吊りリードの全体およ
    び前記複数のリードの一部を被覆するレジン封止体とか
    らなることを特徴とするレジンモールド■Ｃ０
JP59192505A 1984-09-17 1984-09-17 半導体装置 Granted JPS6089950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59192505A JPS6089950A (ja) 1984-09-17 1984-09-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59192505A JPS6089950A (ja) 1984-09-17 1984-09-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57097668A Division JPS6034268B2 (ja) 1982-06-09 1982-06-09 Ｉｃ用リ−ドフレ−ム

Publications (2)

Publication Number Publication Date
JPS6089950A true JPS6089950A (ja) 1985-05-20
JPH038112B2 JPH038112B2 (ja) 1991-02-05

Family

ID=16292409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59192505A Granted JPS6089950A (ja) 1984-09-17 1984-09-17 半導体装置

Country Status (1)

Country Link
JP (1) JPS6089950A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58162A (ja) * 1982-06-09 1983-01-05 Hitachi Ltd Ｉｃ用リ−ドフレ−ム
JPS59192507A (ja) * 1983-04-15 1984-10-31 松下電工株式会社 人工化粧単板の製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58162A (ja) * 1982-06-09 1983-01-05 Hitachi Ltd Ｉｃ用リ−ドフレ−ム
JPS59192507A (ja) * 1983-04-15 1984-10-31 松下電工株式会社 人工化粧単板の製法

Also Published As

Publication number Publication date
JPH038112B2 (ja) 1991-02-05

Similar Documents

Publication Publication Date Title
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
JPH0878723A (ja) 光結合器用パッケージ・リードフレームおよびその方法
US6703694B2 (en) Frame for semiconductor package including plural lead frames having thin parts or hollows adjacent the terminal roots
JPS6089950A (ja) 半導体装置
JPS6034268B2 (ja) Ｉｃ用リ−ドフレ−ム
JP3016661B2 (ja) リードフレーム
JPS6084853A (ja) Ｉｃ用リードフレーム
JPH0233961A (ja) リードフレーム
KR0167292B1 (ko) 반도체 다핀 패키지 및 그 제조방법
JPH0219627B2 (ja)
JP3036339B2 (ja) 半導体装置
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JPH04284656A (ja) 樹脂封止形半導体装置およびリードフレーム
KR200148634Y1 (ko) 반도체 패키지
JPS55127032A (en) Plastic molded type semiconductor device
KR100239685B1 (ko) 반도체 패키지 구조 및 그 제작방법
KR200159002Y1 (ko) 적층내부 리드리드 프레임
KR200155051Y1 (ko) 리드 프레임(Lead Frame)
JPS63287041A (ja) 半導体素子収納パッケ−ジの製造方法
JPH06232304A (ja) フルモールドパッケージ用リードフレーム
JPS63181362A (ja) リ−ドフレ−ム
JPH039538A (ja) 半導体装置用樹脂封止金型
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
KR200150508Y1 (ko) 열방출형 패키지
JPH0661285A (ja) 樹脂封止型半導体装置の製造方法及び金型