JPH0654785B2 - 変調ド−ピングトランジスタ - Google Patents

変調ド−ピングトランジスタ

Info

Publication number
JPH0654785B2
JPH0654785B2 JP59279277A JP27927784A JPH0654785B2 JP H0654785 B2 JPH0654785 B2 JP H0654785B2 JP 59279277 A JP59279277 A JP 59279277A JP 27927784 A JP27927784 A JP 27927784A JP H0654785 B2 JPH0654785 B2 JP H0654785B2
Authority
JP
Japan
Prior art keywords
layer
modulation doping
lattice
transistor
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59279277A
Other languages
English (en)
Other versions
JPS61152081A (ja
Inventor
秀樹 林
健一 菊地
祐一 松居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP59279277A priority Critical patent/JPH0654785B2/ja
Publication of JPS61152081A publication Critical patent/JPS61152081A/ja
Publication of JPH0654785B2 publication Critical patent/JPH0654785B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、変調ドーピングトランジスタに関し、特にIn
xGa1-xAs/Al1-yInyAs歪み超格子を用いたトランジスタ
に関する。
〔背景技術および発明が解決しようとする問題点〕 ２つの異種半導体の接合（ヘテロ接合）は、導電帯の底
の不連続性によりヘテロ界面の低い導電帯側に電子蓄積
層を形成したり、キヤリヤを閉じ込める作用があり、変
調ドーピングトランジスタに利用されている。
従来、用いられてきた代表的な変調ドーピング用のヘテ
ロ接合はGaAs／AlGaAs系であつた。このGaAs／AlGaAs系
より、より高速を期待してInP基板上のIn0.53Ga0.47As
／Al0.48In0.52As系の変調ドーピングトランジスタが試
作されているが、合金散乱のため当初予想したほどの移
動度が得られていないのが実状である。
〔問題点を解決するための手段〕
したがつて、本発明の目的は、GaAs／AlGaAs系、In0.53
Ga0.47As／Al0.48In0.52As系変調ドーピングトランジス
タの問題点を解決した高速デバイスを提供することにあ
り、この目的は、本発明によつてInxGa1-xAs／Al1-yIny
As（0.53＜ｘ≦１，０≦ｙ＜0.52）系歪み超格子を用い
ることで解決される。
〔作用〕
種々のIII−Ｖ族化合物半導体および３元混晶のエネル
ギー・ギヤツプと格子定数の関係を第２図に示す。前述
したGaAs／AlGaAs系、In0.53Ga0.47As／Al0.48In0.52As
系は図中Ａ−Ｂ、Ｃ−Ｄに示すように同一格子定数のヘ
テロ接合である。本発明によるヘテロ接合は、図中Ｅ−
Ｆにその１例を示すようにInxGa1-xAsはInPに格子整合
したIn0.53Ga0.47AsよりInAsに近寄つた組成、またAl
1-yInyAsは、InPに格子整合したAl0.48In0.52AsよりAlA
sに近寄つた組成を用いている。一般にヘテロ界面に格
子不整があると、結晶層厚が厚い場合はミスフイツト転
位が発生するが、層厚が薄い場合は、格子不整が歪みの
形で各層内に蓄えられ転位は発生しない。転位が発生し
始める層厚は格子不整の大きさに依存するが、本発明に
よる多層構造では、転位が発生し始めるより薄い層を用
いている。第３図にInxGa1-xAsの電子移動度の組成依存
性を示す。本発明では、In0.53Ga0.47AsよりInAsよりの
組成を動作層として用いているためIn0.53Ga0.47Asを動
作層としたものに比べてより高い電子移動度が期待でき
る。
〔実施例〕
以下、添加図面を参照して、本発明の具体的な実施例を
述べる。
第１図に本発明によるInxGa1-xAs／Al1-yInyAs歪み超格
子変調ドーピングトランジスタの実施例の断面構造を示
す。第１図において、半絶縁性InP基板１１上にアンド
ープのAl0.48In0.52Asバツフア層１２、続いて厚さ100
ÅアンドープのIn0.80Ga0.20As層１３、１４、１５、厚
さ100Åのｎ型（キヤリヤ密度８×10171/cm3）のAl0.76
In0.24As１６、１７、１８を交互に積層させる。（最上
層はAl0.76In0.24Asである）さらにAuGeNiのオーミツク
電極１９、２０、Ａｌのシヨツトキゲート電極２１を形
成する。In0.80Ga0.20As／Al0.76In0.24As歪み超格子中
のエネルギーバンド構造は第４図に示すようになり、ヘ
テロ界面のInxGa1-xAs側に２次元電子が蓄積し、この電
子がトランジスタの電気伝導に寄与する。In0.80Ga0.20
Asの電子移動度が高いので高速動作を期待できる。また
シヨツトキー電極下のAl0.76In0.24AsはAl0.48In0.52As
よりエネルギー・ギヤツプが大きく良好なシヨツトキ特
性が期待できる。さらにIn0.60Ga0.20As／Al0.76In0.24
Asヘテロ界面の伝導帯の底のエネルギー差は、InPに格
子整合したIn0.53Ga0.47As／Al0.48In0.52Asヘテロ界面
のそれより大きくとれるため界面でのキヤリヤ密度を高
くすることができる。
なおInxGa1-xAs，Al1-yInyAsの組成に関しては、前記実
施例の組成に限らず、InxGa1-xAsについては0.53＜ｘ≦
１、Al1-yInyAsについては０≦ｙ＜0.52であれば良い。
また、第１図の実施例ではInxGa1-xAs３層、Al1-yInyAs
３層であるが、この層数はこれに限らない。
〔発明の効果〕
以上のように、本発明によるInxGa1-xAs(0.53＜ｘ≦
１）／Al1-yInyAs（０≦ｙ＜0.52）歪み超格子を用いた
変調ドープトランジスタは、従来のデバイスに比べて動
作速度が高いため、現在FET,IC等が用いられているあら
ゆる分野に用いることができ、その産業上の利用価値は
極めて大きく、特に高速処理が必要な分野、例えば計算
機のCPU，メモリ、画像処理等での利用が期待できる。
【図面の簡単な説明】
第１図は、本発明によるInxGa1-xAs／Al1-yInyAs歪み超
格子を用いた変調ドープトランジスタの断面図である。 第２図は、種々のIII−Ｖ族半導体および３元混晶のエ
ネルギー・ギヤツプと格子定数との関係を示す図であ
る。 第３図は、InxGa1-xAsの電子移動度の組成依存性を示す
図である。 第４図は、InxGa1-xAs／Al1-yInyAs歪み超格子のエネル
ギー・バンド図である。 １１は半絶縁性InP基板、１２はアンドープAl0.48In
0.52Asバツフア層、１３、１４、１５はアンドープIn
0.80Ga0.20As層、１６、１７、１８はｎ型Al0.76In0.24
As層、１９、２０はAuGeNiのオーミツク電極、２１はＡ
ｌのシヨツトキ電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−76581（ＪＰ，Ａ) 特開 昭58−158912（ＪＰ，Ａ) 特開 昭59−74618（ＪＰ，Ａ) 特開 昭59−100576（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半絶縁性ＩｎＰ基板上にＩｎＰに格子整合
    したIn0.53Ga0.47AsよりＩｎを多く含むアンドープInxG
    a1-xAs(0.53＜ｘ≦１）層と、ＩｎＰに格子整合したAl
    0.48In0.52AsよりＡｌを多く含みｎ型にドーピングされ
    たAl1-yInyAs(0≦ｙ＜0.52)層の薄膜を互いに積層した
    構造を備え、該多層構造上のショットキ電極と該電極に
    対して互いに反対側にある２つのオーミック性電極とを
    備えた事を特徴とする変調ドーピングトランジスタ。
JP59279277A 1984-12-25 1984-12-25 変調ド−ピングトランジスタ Expired - Lifetime JPH0654785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59279277A JPH0654785B2 (ja) 1984-12-25 1984-12-25 変調ド−ピングトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59279277A JPH0654785B2 (ja) 1984-12-25 1984-12-25 変調ド−ピングトランジスタ

Publications (2)

Publication Number Publication Date
JPS61152081A JPS61152081A (ja) 1986-07-10
JPH0654785B2 true JPH0654785B2 (ja) 1994-07-20

Family

ID=17608920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59279277A Expired - Lifetime JPH0654785B2 (ja) 1984-12-25 1984-12-25 変調ド−ピングトランジスタ

Country Status (1)

Country Link
JP (1) JPH0654785B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125434A (ja) * 1988-07-19 1990-05-14 Sharp Corp 電界効果型半導体装置
JPH06125141A (ja) * 1992-08-25 1994-05-06 Olympus Optical Co Ltd 半導体量子井戸光学素子
EP0627771B1 (en) * 1992-12-21 1999-07-21 The Furukawa Electric Co., Ltd. Distorted superlattice semiconductor photodetecting element with side-contact structure
WO2000065663A1 (fr) * 1999-04-26 2000-11-02 Kansai Research Institute Transistor a heterostructure a effet de champ
US20160005849A1 (en) * 2014-07-01 2016-01-07 Qualcomm Incorporated Method and apparatus for 3d concurrent multiple parallel 2d quantum wells

Also Published As

Publication number Publication date
JPS61152081A (ja) 1986-07-10

Similar Documents

Publication Publication Date Title
US5831296A (en) Semiconductor device
JP3173080B2 (ja) 電界効果トランジスタ
JP2914049B2 (ja) ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ
JP3141838B2 (ja) 電界効果トランジスタ
US4980731A (en) Atomic planar-doped field-effect transistor
JP2679396B2 (ja) 電界効果トランジスタ
JPH0654785B2 (ja) 変調ド−ピングトランジスタ
JPH0312769B2 (ja)
JP3230503B2 (ja) トンネルトランジスタとその製造方法
JP2964637B2 (ja) 電界効果トランジスタ
JPH01143270A (ja) 半導体装置
JPH0354466B2 (ja)
JP2730511B2 (ja) ヘテロ接合電界効果トランジスタ
JPH0654786B2 (ja) ヘテロ接合半導体デバイス
EP0718890B1 (en) Field effect transistor
JP2703885B2 (ja) 半導体装置
JPH084140B2 (ja) 電界効果トランジスタ
JP2817718B2 (ja) トンネルトランジスタおよびその製造方法
JP2921835B2 (ja) ヘテロ接合型電界効果トランジスタ
JPH04343438A (ja) 電界効果トランジスタ
JP2658934B2 (ja) トンネルトランジスタ
JPS6214105B2 (ja)
JPH035059B2 (ja)
JP2616634B2 (ja) 電界効果トランジスタ
JPS609174A (ja) 半導体装置