JPS609324A - ディジタル保護継電器 - Google Patents
ディジタル保護継電器Info
- Publication number
- JPS609324A JPS609324A JP58117778A JP11777883A JPS609324A JP S609324 A JPS609324 A JP S609324A JP 58117778 A JP58117778 A JP 58117778A JP 11777883 A JP11777883 A JP 11777883A JP S609324 A JPS609324 A JP S609324A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- selection
- power system
- setting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔発明の技術分野〕
本発明は、ディジタル作直継電器、竹に多４（のリレー
間水金そなえたディジタルリレーぐ） ＪＲ％ ７は１
〜を小型にしたディジタル保護継電器に門するものであ
る。 〔発明の技？ＴＬｒ的背ＩＪ°〕 ５：Ｊ：力系Ａ：￥、 ５ｃ保ｆ：’？する保護継電器
にマ・ｆクロコンーーーりを応用する技術は広く知られ
ている。Ｌ。 かし従来のアナログ形の保護継電器に訃いて゛（、ｔ。 ・１１リレーシ２素毎に独立した）・−ド溝成を治しＣ
いるため、これらリレーの動作値を決定する一１杖定１
＋ｉ′ｒば、各リレー要素４びに夫々もうけた！〆定部
＆Ｃ，１：つてイＦｌ ｈ Ｋ整定されていた。 一方、ディジタルリレーにおいては、通當１台のハード
構成において数拾台の従来り１／−・災不Ｉｎ相当する
リレー動作判定機能を有することができる。このように
極めて多数のリレー要素の判定１幾能を有するディジタ
ルリレーにおいては、リレー要素の個々に整定部をもう
けていたのではｆ＋ｊ＋ ｉ’Ｆ ｉｌｌ定回路の部分
を個々に小型化はできるが、整定部を小型にすることは
できず、したがってリレー全体の小型化を損なうことに
なる。それ故、！−ヲ定部を小型にすると共に、回路の
信頼性を高める方式が種々提案されている。 ここで、１台のディジタルリレーが種数の送電、尿を保
護対象とし、各送電線の保護リレー要素がほぼ同じとき
の従来ディジタルリレーレ、１ ｒｌｊ、 ｔ ｒＮ
１図によって説明する。 箒１図において、電力系統からの相数電気ｙ、１：（υ
、ママ：は、主に基本波成分を取シ出すためのフィルタ
回路１に入力される。このフィルタ回ｈ′？ｒ１の出力
は全入力を同時サンフ０リングするためにサングルホー
ルド回路２に入力され、更にサンプルホールド回路２の
出力はマルチブレフサ回路３に入力されて、順次シリア
ルにアナログ／ディジタル変換回路４に出力されアナロ
グ／ディジタル変換される。 ここでアナログ／ディジタル変換されたリレー人力はダ
イレクトメモリアクセス制御回路５によ送られる。この
演算処理装置面６は前記ダイレクトメモリアクセス制御
回路５から送シ込ま、１１．グζディノタル値の「Ｅ圧
、電流情報と、整定部ヱからパ７ス１５を介して読み込
んだ整定値を用いてＩＪ １＝−−の動作判定を行ない
、リレー動作と判定し＋、 ｊ’ｌ”Ｈ’ｌ ｆ￥にり
ｌ／−出力８を導出する。 前記した整定部ヱは以下に示す構成を有しでいる。即し
、整定部りは記憶部１２、整定０住１１ｔ１３、−書込
みスイッチ１４、エンコーダ（＋’−Ｌ−１ｍＣＯ「〕
と云う）１１、第１Ｇ’、）ｊ？択手段９ ｋ ヒ’ｒ
ｉ％ ７． ノ嗜ノコ択手段】０からなっている。そし
て複数の送（１１゜棒から整定対象の送′屯純を選択す
る第１の・べ択手段９の出力Ｓ９と、リレー要素を選択
する第２の、＋！択手段１０の出力８１０とをＣ０１）
１１に入力する。そしてＣＯＤ １１は前記各出力Ｓ
９とＦ（Ｊ、 （１、！：を人力してこれを純２進数に
変換し、更に記憶部］２に対してアドレスを指定するア
ドレス信号Ｓｌｌ’ｆｉ−出力する。整定操作部１３は
ｒイノタルスイッチ等で構成されて整定しようとする４
：（定値全整定し、そのイ直をデータＳ１３として出力
し記憶部１２にデータとして入力する。書込みスイッチ
１４はＪ込み信号Ｓ１４全出力し、ｆ、１１■記第１の
ス゛１択手段９と第２の１′４択手段１０とによってｊ
Ｍ択決定されるアドレス信号８１１のアドレス値にした
がい、整定操作部１３からの整定値のデークｊテ択可能
な送′「：２線の数にオ１１当する接点と、この接点の
出力信号綜と、Ｏｖに接続された共通１’＋ｊａ子とか
らなり、整定対象の送電Ｗ余を選択することにより共通
端子と、Ｉニベ択された接点とが接続さ）１て、ぞの出
カイ’ｆＪ号綜の信−ｉ″ｔが「０」として出力される
。 −また、第２の選択手段ｌＯも前記第１のノηｆｌＷ手
段９と同様であって、リレー要素接点と接点の伯号腺及
び共）Ｌ！Ｌ 対Ａ子とからなっている。 〔背」；
間水金そなえたディジタルリレーぐ） ＪＲ％ ７は１
〜を小型にしたディジタル保護継電器に門するものであ
る。 〔発明の技？ＴＬｒ的背ＩＪ°〕 ５：Ｊ：力系Ａ：￥、 ５ｃ保ｆ：’？する保護継電器
にマ・ｆクロコンーーーりを応用する技術は広く知られ
ている。Ｌ。 かし従来のアナログ形の保護継電器に訃いて゛（、ｔ。 ・１１リレーシ２素毎に独立した）・−ド溝成を治しＣ
いるため、これらリレーの動作値を決定する一１杖定１
＋ｉ′ｒば、各リレー要素４びに夫々もうけた！〆定部
＆Ｃ，１：つてイＦｌ ｈ Ｋ整定されていた。 一方、ディジタルリレーにおいては、通當１台のハード
構成において数拾台の従来り１／−・災不Ｉｎ相当する
リレー動作判定機能を有することができる。このように
極めて多数のリレー要素の判定１幾能を有するディジタ
ルリレーにおいては、リレー要素の個々に整定部をもう
けていたのではｆ＋ｊ＋ ｉ’Ｆ ｉｌｌ定回路の部分
を個々に小型化はできるが、整定部を小型にすることは
できず、したがってリレー全体の小型化を損なうことに
なる。それ故、！−ヲ定部を小型にすると共に、回路の
信頼性を高める方式が種々提案されている。 ここで、１台のディジタルリレーが種数の送電、尿を保
護対象とし、各送電線の保護リレー要素がほぼ同じとき
の従来ディジタルリレーレ、１ ｒｌｊ、 ｔ ｒＮ
１図によって説明する。 箒１図において、電力系統からの相数電気ｙ、１：（υ
、ママ：は、主に基本波成分を取シ出すためのフィルタ
回路１に入力される。このフィルタ回ｈ′？ｒ１の出力
は全入力を同時サンフ０リングするためにサングルホー
ルド回路２に入力され、更にサンプルホールド回路２の
出力はマルチブレフサ回路３に入力されて、順次シリア
ルにアナログ／ディジタル変換回路４に出力されアナロ
グ／ディジタル変換される。 ここでアナログ／ディジタル変換されたリレー人力はダ
イレクトメモリアクセス制御回路５によ送られる。この
演算処理装置面６は前記ダイレクトメモリアクセス制御
回路５から送シ込ま、１１．グζディノタル値の「Ｅ圧
、電流情報と、整定部ヱからパ７ス１５を介して読み込
んだ整定値を用いてＩＪ １＝−−の動作判定を行ない
、リレー動作と判定し＋、 ｊ’ｌ”Ｈ’ｌ ｆ￥にり
ｌ／−出力８を導出する。 前記した整定部ヱは以下に示す構成を有しでいる。即し
、整定部りは記憶部１２、整定０住１１ｔ１３、−書込
みスイッチ１４、エンコーダ（＋’−Ｌ−１ｍＣＯ「〕
と云う）１１、第１Ｇ’、）ｊ？択手段９ ｋ ヒ’ｒ
ｉ％ ７． ノ嗜ノコ択手段】０からなっている。そし
て複数の送（１１゜棒から整定対象の送′屯純を選択す
る第１の・べ択手段９の出力Ｓ９と、リレー要素を選択
する第２の、＋！択手段１０の出力８１０とをＣ０１）
１１に入力する。そしてＣＯＤ １１は前記各出力Ｓ
９とＦ（Ｊ、 （１、！：を人力してこれを純２進数に
変換し、更に記憶部］２に対してアドレスを指定するア
ドレス信号Ｓｌｌ’ｆｉ−出力する。整定操作部１３は
ｒイノタルスイッチ等で構成されて整定しようとする４
：（定値全整定し、そのイ直をデータＳ１３として出力
し記憶部１２にデータとして入力する。書込みスイッチ
１４はＪ込み信号Ｓ１４全出力し、ｆ、１１■記第１の
ス゛１択手段９と第２の１′４択手段１０とによってｊ
Ｍ択決定されるアドレス信号８１１のアドレス値にした
がい、整定操作部１３からの整定値のデークｊテ択可能
な送′「：２線の数にオ１１当する接点と、この接点の
出力信号綜と、Ｏｖに接続された共通１’＋ｊａ子とか
らなり、整定対象の送電Ｗ余を選択することにより共通
端子と、Ｉニベ択された接点とが接続さ）１て、ぞの出
カイ’ｆＪ号綜の信−ｉ″ｔが「０」として出力される
。 −また、第２の選択手段ｌＯも前記第１のノηｆｌＷ手
段９と同様であって、リレー要素接点と接点の伯号腺及
び共）Ｌ！Ｌ 対Ａ子とからなっている。 〔背」；
上記し７を第１図に示される従）！ξ装置によれば、整
定しようとするリレーＪｉｌｉｉ素の整定操作は、まず
、第１の選択手段によって該当リレー要素が門する）ｙ
、電ｉ？’ｊ！ を選択し、次に第２の・叫（択手段（
（よ−］て一７４赦のリレー・３′：累の中から該当リ
レー−リソ水金・′３択一ノることができ、シ／ζがっ
て整定部不−小ノ〜りに４ろことができる。 しかし１、）：Ｊ、」−のよう森購成を有する従来些１
９イい５以下の如き欠点を有している。 叩１ハｌ′１〜ｌの、１択手段によって４１１りさ１１
イ・満（・。 ４”＋１の全°Ｃ１もしくはその一部においてブＣ−々
回−・整定（的のリレー９素がある場合には、その同一
１”（宇ｆｉｔ’ｌのリレー°ツノ累については、一括
してＩ５（定十′１・作鴫１すなうことが保守及び運用
を容易にするたと）に望ましい。 ところで、平行２回近窄送ａ諌保詭における１？］ｉ価
リレー安零の“整定では、２回ｗ中送間線が平ｔｓｒ
＋、 −Ｃいる場合には、各リレー要素について両回ｔ
“−とも同一整定を行なうことが可能であるが、２回に
＋ｉｌ ｔ、”Ｑ＋４￥、 ３’ｊ’、に′ｒ分岐代Ｍ
が１郊続されているような出合には、第１及び第２の各
回線で夫々外なる゛１゛ン２−が４４ガとなる。したが
って標準的な装置全力えるときに、前記した同−整定が
可能な場合と個別整定が必要な場合とのいずれにも対応
できることが必要となる。しかしながら従来装置による
と、第１の選択手段９によって選択可能な全ての送電線
について、個々に整定を行なう必要がある回路イ゛湾成
であるため、複数の送電線に対し一括して整定操作が行
なえず、整定操作の回数が増えて煩雑であシ、このため
に整定作業が誤シ易い。 とのような整定方法では整定値の整定ミスを招き易く、
更にはリレーの誤動作及び誤不動作を生ずる危険を有し
、また、装置の標串化が困難である。 〔発明の目的〕 本発明は上記問題点を解決することを目的としてなされ
たものであり、複数の電力系統設備のリレー要素が一括
して収納されている場合において、各電力系統設備毎の
個々の場合であっても、また複数の電力系統設備一括の
場合であっても、いずれも容易に整定操作が可能なディ
ジタル保設継電器を提供することを目的としている。 〔発明の概要〕 本発明では複数の電力系統設備ηｊ１のうちから単一ま
たは一括フ：１択ができる第１の６ 也”買′各’Ｆ’
；＋力系統設備に適用されるリレー要素を選択できる第
２の：Ｉ：：ｉ択手段と全手段け、前記第１の選択手段
の出力が単・−の電力系統設備を選択していることを表
わしている。場合には、記憶部内にある該当設備Ｃ）リ
レー要素に対応したメモリ領域のアドレスにのみ整定値
′（ｃ’＋Ｎ込み、前記第１の３１択手段の出力が４ｐ
数の電力系統設備を一括選択していること５Ｃ表わして
いる場合は、記憶部内にある各電力系統数（、ｊｆｌの
リレー要素に対応するメモリ領域内の、メモリ全てに対
して整定値を書込み記憶することにより、ト）４−一の
１１Ｌ力系統設備毎であっても、また−１丙した・複数
の電力系統設備であっても整定１桑作が行なえるように
しようとするものである。 〔発明の実施例〕 貝下図面を参照して実施例を説明する。′ｒ（Ｔ、 ２
図は本発明によるｒイ・ゾタル保護継電器の一実施例、
Ｈｆ９成図であり、この場合整定部ヱに相当する部分の
みを示し、他の、溝或は第１図と同様である。したがっ
て第２図の符号」は第１図の１に相当している。図中の
符号１３ないし１５は第１図に対応している。なお、９
Ａ、ＩＯＡは第１のゴー１択ｑ＝１友９及び第２の選択
手段１０に、ＩＩＡはエンコーダ回路（ＣＯＤ ） ｌ
１に相当し、また１２Ａ。 １２Ｂは２分割された記憶部であって１２＆Ｃ羽１当す
る。 そして本実施例では高抵抗接地系の２１０１ 斉ｊ ｙ
；！： ｔＭ。 線を保お対象とし、保１万式として短近各保ｄ免月」は
３１２階限時差動継゛１匡方式を、また地絡保７；う用
はｊ也絡方向継′１に方式を採用した場合を示し、１ル
−要糸として短絡保誤用に第１段のりアクタンス要素（
以下０１ と云う）、第２段のリアクタンス−決素（以
下０２と云う）及びモーリレー要素（以下ＳＵと云う）
を、また地絡保護用は地Ｘ６方向リレー要ｌＡ（以下Ｄ
Ｃと云う）をそなえている、鴨合金説明する０ 第２図において、第１の選択手段９Ａは負ル１の回縁、
第２の回線及び両回線一括のうち７５）ら１１１１ 一
つ全選択する手段であって前記夫々の、剋択７５（各接
点Ｔ９１．Ｔ９２及びＴ９３に対応していＺ）。そして
前記各接点Ｔ９１−Ｔ９３からの各１４号Ｓ９１゜８９
２．８９３は、・′１択回路（以下ＳＥＬと云う）１６
に入力される。第２の選択手段１０Ａ４よ０１＋Ｑ、、
ＳＵ及びｌ） Ｇの各リレー要素のうち力・ら１１１１
一つの３足を択をする手段であり、夫々の１冑ＪＩ＜カ
ニ接点Ｔ ｉ ０１ 、 Ｔ １０２ 、 Ｔ Ｉ Ｏ
３及びＴ ｌ ０４ ＆こ女１応している。前記各接点
Ｔ１０１〜’ｒｌ １１４力１らのイｒｉ号Ｓ １０１
、 Ｓ１０２ 、 Ｓ １０３ 、 Ｓ ］、 ｔ）
４Ｖ、ｌ： ＣＯＤ １１ Ａに入力される。前記８
１りＬ Ｌ ６＆Ｊ、 Ｐｆ”〜１の１１択手段９Ａか
らの４８号８９１〜Ｓ ９３ Ｓｌ入ツノ【７て選択信
号５１６１及びＳ １６２ ｆｆ１１．ＩｌノＪし、−
ｔの入力と出力との関係は第３図の符号（！１イ系にな
る周知の回路である。 即ち、第１の２．１択手段９Ａから第１．２Ｆ！ ２０
１弱線及び両回線が一括選択されたとき、前１１２シた
Ｓ、ＦＴ、 １６の入力は夫々１１０ 、１０１ 、０
１１となり、このときの盲」択信号Ｓ １６１ 、８１
６２ ＆：ｊ夫々１０，０１，１１となる。Ｃｏｔ）
ｌ Ｉ Ａ ＆；ｔ： （ｒ１号Ｓ １０１−８１０４
を入力し、かツ’ｆ” −り（’） ｍ、みを５１０４
．５１０３，５１０２．５１０１として純２進数コード
に変換して信号５ＩＩＡを出力する。即ち、ｏｘ 、０
２ 、ＳＵ及びＤＧの各リレー要）１シが夫々選択され
たとき、ＣＯＤ １１ Ａの入力は、１１１０，１１０
１，１０１１，０１１１４’あり、このときの信号５Ｉ
ＩＡは夫々００．０１゜１０．１１となる。第１の記憶
部１２Ａでは前記ＳＥＬ １６からの選択信号８１６１
をノ２択入力とし１前記ＣＯＤ １１ Ａからの信号５
ＩＩＡをアドレスイ！１゛１として夫々入力する。同じ
く第２の記ｔａ部１２Ｂでは前記ＳＥＬ １６からの趙
択イｄ号５ｌ（３２’ｅガと択入力とし、前記ＣＯＤ
１１ Ａからの信号５ＩＩＡをアドレス値として夫々人
力する。 なお、上記した第１の選択手段９Ａ３よロータリースイ
ッチ等でイ；５７成され、］１択可能数に相当する接点
゛ｒ９１〜Ｔ ９ ｎと、この］ヅ点からの信号線によ
って送出される４１４号Ｓ ９１− Ｓ ９ ｎ及びＯ
Ｖに接続された共通端子Ｔｏとからな９、′凄定対校の
送１．Ｗ 、α等の成力系統設備が４択されたとき、共
通端子Ｔｏと選択された接点とが接続されて、その出力
信号が［０」として出方されるものでソ′、ろ。 また第２の；゛；ｑ択手段１０Ａの構成も前記第１の・
“・−４ＪＲ手段９Ａと同じで０シ、各リレー要素後７
壱Ｔ 、１０１〜Ｔ ｉ Ｏｎ （！ｌ：信号８１０１
〜Ｓ １．Ｏｎ及び共通！；ｈ１子Ｔｏとからなってい
る。 次に動作をｎす１１する。第２図において、；１’ｙ
Ｉの４沢手段９Ａによって第１の回線が１’ｌＵ択さｆ
Ｌ ７’Ｆ−ときｔよ、信号Ｓ９３〜Ｓ９１は１１（）
となり、これを受けた５ＩＵＬ １６ （７）出力信号
Ｓ １６１ ＊ ８１６２＆、ｌ： ｉ ｏとなってど
１λ１の記憶部１２Ａが４択され、よた；ｆ５２の選択
手段１０Ａによって各リレー°〃素（、）１ 、０２
、 Ｓ Ｕ 、 Ｄ Ｇ カＪＪ択すレ７’ｊ ト＠
１．ｌ Ｃ０Ｉ）１１Ａが夫々ｏＯ，０１，１０，，１
１となり、こＪｌ、がアドレスとなるものであるため、
第１の回πＩＩ＋の・６リレー要素に１周する整定値は
第１の記１・ｊ １Ｘｌｊ１２Ａの前記アドレス領域に
夫々記憶される。寸だｉＪｌのＪ′！択手段９Ａによっ
て第２のｌｒ１目ｊｚｌが・・喉１１ぐされたときはイ
ｉ 、、ｊ； Ｓ Ｑ ３〜８９１は１０１となり、こ
れ金受けたＩＬ １６ （７）出力信号５１６１，５１
６２は（）１となって第２の記憶部１２Ｂが・’１４択
されるため、前記Ｍ １の回Ｉ莫の場合と同村に、宕′
−２の回心の各リレー要素に関する整定値は第２の記憶
６１；１２Ｂに記憶される。同様に第１の趙択手段９Ａ
によって両回綜一括が宝だ択されたときは、イ１）号８
９３〜８９１は０１１となシ、ＳＥＬ １６の出カイｄ
号５１６１，５１６２は１１となって第１及び第２の記
憶部１１Ａ、１１Ｂが両方同時にノ」択され”’Ｔ’Ｊ
２の）Ｅ挟手段１０Ａによって各リレーゼ“シ素０１ｒ
０２ ｒ Ｓ Ｕ ＃ Ｄ Ｇがズ」択されたときの
Ｃ０Ｄ１１、 Ａの出力５１１Ａが人々００．０１，１
０゜１１となって、これがアドレスと座るものであるた
め、第１及び第２の回線の各リレー、９累に門する両回
線について同一の整定値は第１の記（残部１２Ａの前記
アドレス領域及び第２の記憶ｔ″ＩＳ、１２ＪＪの前記
アドレス領域の２個所に同時に１！１込１れて記憶され
る。 要するに各回線によってり４なった＋Ｊｌ〉足金必要と
するリレー要素については第１の７４択手段によって、
第１または第２の回線単独を夫々、Ｉ；選択し、第１の
回線については第１の記憶部へ、また第２の回線につい
ては第２の記憶部へ夫々アドレスが記ｔ（１され、更Ｑ
こ第２のタベ択手段から選択さＩＬ７”ｒ−９レーリキ
柩が各対応記憶１ｉＳへ入力されるために’？１１！’
日１４・ｌσの’ｉｊ’：定かｉｉＪ能となる。一方、
両目五°１で同一・の；；２定を行なうリレー要素につ
いては帛１の４１択１・段に二よって両回鮪！一括が選
択されて、■１〕−りびツ１−２の６１月γ支部に対し
゛ＣＣ子アドレス記憶され、ｌｑ ＆Ｌ １ｆＧ２０ノ
Ａ択手段によって各リレー要素をフ゛べ択する仁とによ
り、両回線のリレー要素に同一の′１′、′（′ｌＩテ
を１１んうことができる。 出４図は木２ｒら明によるディソクル保ｎ”！ ＋ｌｌ
Ｋ ’ｌ’ｌｆ、器の１１１１の実施例であり、前記第
２図同様、ｉｌ引定部のみを示している。 本実７ｆｌｊ例で）、ｌ：ＳＥＬ ｌ ６からの選択信
壮の一部をアドレス１３号として用い、残υ全データと
し゛Ｃ′ｉ；’ζ尾値とともに記憶部に記憶するように
したものである。図中の符号１２Ｃは第１図の１２に相
当し、仙の符号は第２図に対応している。 第４図において、ＳＥＬ Ｉ ６からの信号Ｓ Ｊ、
ｆ； 、１は１１１％定操（印部１３からの信号８１３
とともＱこ記１．α部１２Ｃへ入力されて整定値ととも
に記憶される。 １だ信号５１６２は最上位ビットとしてＣＯＤ ＩＩＡ
からの信号５ＩＩＡとともに７１・゛レス値として記１
、身部１２Ｃへ入力され、ｊ、乍定値を記憶するアドレ
スを示す。その他の宿成は第２図と同じである。 次に動作を説明する。＆τ１のコツ択手段９Ａによって
第１の回線が選択されたときは、信号Ｓ９３〜Ｓ９１は
１１０とナラ−（、ＳＥＬ １ （ｉ 〕出力４＋Ｘ
”１８１６１．５ＩＧ２は１ｏとなる。前１；己し７’
ｊ ：Ｉｌ！’ｌ−’）信号５１６２はアドレスの最上
位ビットであるため、整定操作部１３からのＪｊＫ定値
は記イ、へ部１２Ｃのアドレスの最上位ビットがｒＯＪ
でちるメモリ領域に、「ｌ」である信号８１６１ととも
に書込壕れて記憶される。第１の選択手段９Ａによって
ｉ：ｉ５２の回ｈ′宝が鷺択されたときは、信号８９３
〜８９１は１０１となってＳＥＬ １６ ノ出力信号８
１６１゜５１６２は０１となるため、整定操作部１３が
らの整定値は記憶部１２Ｃのアドレスの最上位ビットが
「１」であるメモリ領域にｒＯＪである４８号５１６１
とともに書込まれて記憶される。また第１のス′ぺ挟手
段９Ａ忙よって両回絆一括がフ′円択されたときは、信
号８９３〜８９１は０１１となって、Ｓｌ：Ｌ １６の
出力信・号Ｓ １６１ 、８１６２ ｆ：１． ｌ １
となるため、＋１にτ定イＩ■作部１３からノ枯定値Ｉ
１．． ｆｆｌ：： ｉ、ｎ ？＋Ｉ＋１２Ｃのアトｔ
／スの最上位ビットが［１−１でま）るメモリ領域に「
１」である信号Ｓ ｔ ６１とともに書込まれて記憶さ
れる。 第５図は泥１戸１部におけるアドレスと記１【１．た（
ｉシ）及び整定値の組合ぜ図である。この第ｒ１１＜１
に１、って更に説１明すると、第１の回ｉ？Ｉｎの整定
（ｊｔＴ ｆ・、Ｊ ’、ｒ ｌ’Ｌ／スのＪｔ之上（
ｉχぎットが「０」であるメモリ？’＋’１ 代に（ｌ
ｉ号８１６１が「ｌ」の状態で書込まれ、回１〕＜ｌＡ
’＋ ２０回ｌ０ｔケ２は値はアドレスの最上位のビッ
トが「１」であるメモリ領域に信号５ｔｆｉｌが１−
＋Ｉ Ｊの状態で書込まれ、更に両目π゛−一括’！ｌ
’ｊ ＞’ｆ Ｉ直４ＨＩアドレスの最」二位ビットが
「１」であるメモリ領域に４１号８１６１が「１」の状
態で］込まれる。そして両回線一括の整定値の場合にＰ
、−ｊ 、濱ｑメη１、理↑１１鷺１２Ｃによってアド
レスの最上位ビットが１１」のメモリ領域から「０」の
メモリ領域へ整戻値全転送することによシ、一括整定し
た第１の回線及び第２のｌ９の各リレー要素は同一の整
定値をもつことになる。 県６図は演−算処理部における処理のためのフローチャ
ートである。先ず、ステップ１７においては最上位ビッ
トが「１」である各アドレスに記憶されているデータに
対して整定値及び信号８１６１を読み出し、ステップ１
８において信号８１６１が「０」の場合には、その整定
値は第２回線のものであるため、そのアドレスの処理は
終る。しかし信号８１６１がｒｌＪの場合はステツノ１
９へ移って最上位ビットが「０」で他のピットは同一の
アドレスに対してステップ１７でＷ１６出しだ整定値及
び信号５１６１′１ａ：書込み、ステップ２０で最上位
ピントが「１」である元のアドレスの信号５１６１ｔ−
ｒＯＪにかえてそのアドレスの処理を＋１：３る。以上
の手順をアドレスが１００〜１１１に対して行なうこと
により、アドレスの最上位ビットが「１」のメモリ領域
に書込まれた両回ｉｊ！ｆｉ一括にシ沢による整定値が
、アドレスの最上位ビットが「０」のメモリ領Ｌｌシに
転送され、１六ニ一括ゴ′φ択による一１足（ｐ’ｊで
ある仁とを示していた信号８１６１も「１」から「０」
に稠きかえることにより、ｊ７ｊＴ算ＩＡ埋ｎ＋ｉ ｌ
２ Ｃ（７）Ｊｌ記Ｍｒｆ”Ｐ＋（ｊ：：（ｄ、ハ１
シイＱ ｆｌＲ＋、 ２ Ｃ，にｊｊｌ：： ’ｉ−１
’（されている（ｊ：Ｉ＝ ５．”−値及び信号Ｓ １
６１． ｉ’、、ｔ ｆｐ、 Ｉ及びｒ’ｒ％ ２０回
ｎを別ｈＫ、ｊｑ定した場合と同じ状ｒｉ１になる。土
１；Ｃシた？４算処Ｔ！！！部の処理に２しり第１すた
はブ＋’、Ｓ ２の回り、？−独でも、また両回Ｘ：“
４一括の１４）１．３でも整定１？！作が可ｈ）１とな
る。 乞１１７図は本発明（′ζよるディジタル保１″）脣１
七電器のＦ、ｊｆ−に曲のプごハ則でちシ、前記同様に
゛に足部・・）・シ、を＞くしている。１′、／Ｉ中の
符号は第２図及び第４１”１と対１．１．；シてνす、
整定部７Ｃｆｉ市２図の７Ａ及び車４１（１の７Ｂに、
また１ｔ１２１．ｉｉ Ｆｆｌ（１２Ｄはにｌ’（４Ｌ
Ｉ＋の１２（゛−■−―−レーーー噛−−−喝― に和尚する。。 ・１り実施１列で４：ｉ： Ｉｔ、からの信号全人力す
る仁ノーにより、亀Ｊの回線及び第２の回＃’Ｗ カ；
＜ ｈ ンｆｔ； ｌｒ’ｙ ｉ ７するメモリ領１或
をＩτＣ４１部内にもうり、各回線が中独に！゛１）択
された場合には各回線毎の所定メモＩＪ ｊＱ 、ｌ＋
Ａ４に記憶すると共に、両回線がノ１沢された唱自に番
」前記各メモリ領域に順時に書込むようにしたものであ
る。 第７図において、ＳＥＬ １６からの選択信号５１６１
及び５１６２は記憶部１２Ｄに対して開側１信号として
入力される。そして記憶部１２Ｄｉ＜よ１６号５１６１
，５１６２が１０の場合（第１の回船の選択時）は、ア
ドレスの最上位ビットが「０」であるメモリ領域に整定
縁印部１３からの整定値を１−ト込み（第８図のアドレ
スｏｏｏ〜δ１１）、信号５１６１，５１６２が０１の
、（）！）合（２１λ２の回線の選択時）は、アドレス
の最上位ビットが「１」であるメモリ領域に整定操作部
１３からの・：゛１芝定値を４ｉ１．込む（１００〜１
１１）。才た信号５１６１゜５１６２が１１の場合（２
回線：１′！シ択時）は、アドレスの最上位ビットが「
０」でめるメモリ領Ｊ戊及び最上位ビットが「１」であ
るメモリ領域の２つの頃誠に対して、整定操作Ｅ＋ １
３からの′１１（にイ１６．を１１・１１次７）込むよ
うに賛成されている。他の部分のｉ：ｆｉ成は第２図及
び第４図で示した実施例の場合と同じである。上記した
如く第１及び第２の各回線単ＴＪ＋でも、両回糸′−一
括でも袷８１”；’４に示すアドトり、に対して整定操
作が可能である。 第９図ｔ」１本う乙明ｅて↓ろデイジタル（ｒｒ’、
ｊｉ’弓１１； １．・・１脅のガに他の実施例てあシ
、“；、１τ足部内の第１の・−１１ｊ口。 段及び：へ沢回ｂｌ（Ｓのみを示している。 ・ｊ・パ側施ｆ（ｌではロータリースイッチてｆｌ、ｆ
１−１・、七ｉ＋、−ｒｉい／、１第１の戸Ｑ ｊ７
＜千１＜ンを２４１！ＩのトグルスイッチブＱ・二よっ
でｔ１ｆｆｌ戊しようとするものでるる。１゛］１中の
′１１号９１３１３、前ｔ７Ｇ ’Ｉ’、ｊ 実＋、’
ｆＱ ｌ；リノ９ Ａ Ｋ、１に−１６Ａ ＆、１．’
、１６＆ｉＴソ、−々相当している。 ｉ’ｌ′ｃ ９１；ｌ ＶＣ４：・イテ、ｆｆｓ １
ノフ３ 、ｌｉ：丁°Ｉ；’： ９ Ｂ ＋：Ｊ、 ？
”；イｊｄ 、ｌｂｊ対曽の２回がｊｌのうちの１同＋
ｔｉ！また（」、両回恕折−・６（択する手段であっ−
Ｃ，ｌ・グルスイッチＳＷＩがｉｔｓ ｔの回？１’ｉ
ｉ Ｖこ、またトグルスイッチＳＷ２が第２０回１；−
に対応し、前記名トグルスイッチＳ Ｗ ３ 、５ＩＶ
２かｒ：、 （Ｉｆ’）信−号５９１Ｔｌ、５９２Ｂは
５ＥＩＪ、 ３６Ａ、 ｉンーソモ々入力される。そ［
，２て前記各トグルス・イッチＳ〜Ｖｌ。 Ｓ ｗ ２は夫々第１及びｇ’ｙｒ ２の回線が４択さ
れ／、：とき１′閉」となり、ｊｌＳｌの回線が、ｉｌ
、ｉ択された唱ｆヤにｔヨ、イ：−１Ｑｓ ９２ Ｂ
、 Ｓ ９１ Ｂｉ、Ｊ：１０． 第２（７）回＋１１
！が込択された場合には０１、第１及び第２の両回線が
選択された場合には００となる。ＳＥＬ １６ Ａは第
１のフ′；」大手段９Ｂからの信号８９１Ｂ、３９２Ｂ
を夫々入力してノブ択イ６号５１６１及び５１６２を出
力することば前記した各実施例のＪ４合と同様である。 １だ入力と出力との関係も第８図と同Ｆ＋”：でφる。 その他の賛成も前記心尖ｌ・４例と同様である。 次に動作を説明する。先ず、第１の同局のみを選択する
ＪＭＯは、トグルスイッチＳ〜Ｖｌをｒ Ｉ’ｌｌ ｊ
とし、Ｓ Ｗ Ｚを「開」とすることにより、信−号５
９１ｎ、８９２Ｂは０１となるため、ＳＥＬ ］、６Ａ
の出力信−号５１６１，５１６２はＩＯと在る。同じく
−３２の回線のみを選択する場合には、トグルスイッチ
ＳＷＩ全ｒ ｌ：ｉ；４Ｊとし、ＳＷ２を「閉」とする
ことにより、信号Ｓ ９１１３ 、 Ｓ ９２ Ｂ １
１よ【（）となるため、ＳＥＬ １６ Ａの出力信号５
１６１ 。 ５１６２は０１と々る。また第１及び第２の各回線ヲ一
括して選択する場合は、トグルスイッチＳ’ｓＶ １及
びＳ Ｗ ２ を共に「閉」とすることによシ、信号５
９１Ｂ、５９２ＢはＯＯとなるため、ＳＥＴ。 １６Ａの出力信−号８１６１，８１６２は１１となる。 他の部分の動作は前記各実施１（１１の場汗と同（１毛
である。なおｉ（％ ｌ Ｑ ｌ］は選択回路におりる
入力信号との対Ｙ１」図であろう 第１１図は本発明によるディジタル保ｉｊ（卸、（（Ｓ
電器の更に他の実施例であり、前記各実栴例回、（・η
に整定部のみを示している。図中の符号Ｌνｊ： ；１
１２図の７Ａに、同じ（９Ｃは第２１ＩＸｌの９Ａに相
当する。 本実Ｍｌｊ １４１１では常閉のトグルスイッチ２個の
（」１月ち１杼作によってｊ１１信号を導出し、第１の
選択手段に用いたロータリースイッチと選択回路と４省
Ｐ’：Ｓしようとするものである◇ 第１１１図において、第１のフベ択手段９ Ｃｉ＝、Ｉ
−線保護対象の２回線のうちのいずれか１回針−１また
番」−両目杓！を選択する手段であって２飼の常閉トグ
ノ１／スイッチＳＷ３．ＳＷ４からなる。ここでトグル
スイッチＳ Ｗ ３がｊ：ｇ １の回Ｆ４に、またトグ
ルスイッチＳＷ４が第２の回線に対応し、前記トグルス
イッチＳＷ３及びＳＷ４からの信号Ｓ ９１ ｃ ＋５
９２Ｃは第２図における選択信号８１６１゜８１６２と
夫々同様に、＃ＦＳ １及びｉ（ｒ ２ ）記ｔ、）’
ｉ部１２Ａ及び１２Ｂに入力される。そして各トグルス
イッチＳＷ３．Ｓ〜Ｖ４は夫々第１及び第２の回Ｌ（が
、（ｄ択されたとき「開」と々す、信号５９１Ｃ。 ５９２Ｃは第１の回線が、」択された場合には１０゜ε
＞”ｒ ２の回線が〕゛く択された場合には０１．第１
及び篠２の両回線が】Ｅ択された場合には１１となる。 他の部分の（１′イ成及び動作ｔｊ第２図に示した実施
ｆ’ｌｌと同イ、箒である。 上記実施例では第１の）１択手段がロータリースイッチ
またはトグルスイッチＪ、６成とし、第２のノ〕１択手
段がロー多す−スイッチ枯成であるとして説明したが、
これに限定されるものではなく、？Ｎ ？ｘｉのコ′２
択要素の中から唯一つが。゛（択できるスイッチ・調成
であれば良いことは明らかでらる。 ゛また記１、（ヨ部に対して男〉定値を書込むに１２’
ｌｊし、・・−ドウエアによって自動的に行なう場合に
ついて説明したが、これに限定されるものではなく、整
定操作部からの整定値と、書込スイッチからの信号と、
第１及び第２の各選択手段からの信号を入力装置を介し
て演算処３１１部へ取込み、前ｊｊ＋、＋ Ｌ／たハー
ドウェアの機能をグロダラムによって実」す、できるこ
とは云うまでもない。 更に、上記説明でｅよ２回線送成腺を保、゛′一対象と
して述べているが、夫々複数の整定要素’、ｉ？、ｒｉ
するｒＬｉ数の電力系Ｈ設備を保ｒ７！対象とする１ｊ
４自てあ！１げ、いずれの場合も適用可能であることＩ
Ｊ、６・Ｉ ｊｌｌ、Ｄである。 〔発明の効果〕 （、Ｊ、上説明した如く、本発明によれば病数のｔ′Ｊ
、力系糾設（＋ｉ＆の中から？１シーまたは一括した′
Ｔ１１、力系統設イ１１１ｆ金＋１１択する第１の選択
手段と、各′、（を力系ネ′に６′セｌ、ｉりに］１４
用されるａｉｒのリレー９素のうらがらし−）♀・」択
する第２のｔ’１４尺手段と、前記ε’ｌ”ｙ １の・
旬Ｊｌｉ： ”］川用（からの出力′？Ｊ：選択された
′重力系統設備ＣＣ州Ｊ１、シた１・１択信号に変１？
！する選択回路と全もうけ１，１口のｆ；１民手段によ
って選択された４ｆ定のナリカ系統設付′ｈに対して、
・１川されるリレー９素の整定値肴：紀惰するメモリ領
域（Ｌ−選択し、第２の角沢手段Ｇ・こよって・′４択
される各リレー要素？：特定しかつアｌルス値を出力す
ることにょシ、Ｊ３択された１つｔｌヒは複数のメモリ
領域内の各アドレスに対して、朱定緑印部からの整定値
を記憶できるよう借成したので、複数の電力系統設備の
リレー要素を収納しでいる場合において、各車−の電力
系統設備毎でも、１だ一括した複数の電力系Ｌｔ設備の
場合であってもキダ易に整定操作が行なえ、整定ミスを
防止することができるばかシか、装置の標準化が可能な
ディノタル保護継電器を提供できる。
定しようとするリレーＪｉｌｉｉ素の整定操作は、まず
、第１の選択手段によって該当リレー要素が門する）ｙ
、電ｉ？’ｊ！ を選択し、次に第２の・叫（択手段（
（よ−］て一７４赦のリレー・３′：累の中から該当リ
レー−リソ水金・′３択一ノることができ、シ／ζがっ
て整定部不−小ノ〜りに４ろことができる。 しかし１、）：Ｊ、」−のよう森購成を有する従来些１
９イい５以下の如き欠点を有している。 叩１ハｌ′１〜ｌの、１択手段によって４１１りさ１１
イ・満（・。 ４”＋１の全°Ｃ１もしくはその一部においてブＣ−々
回−・整定（的のリレー９素がある場合には、その同一
１”（宇ｆｉｔ’ｌのリレー°ツノ累については、一括
してＩ５（定十′１・作鴫１すなうことが保守及び運用
を容易にするたと）に望ましい。 ところで、平行２回近窄送ａ諌保詭における１？］ｉ価
リレー安零の“整定では、２回ｗ中送間線が平ｔｓｒ
＋、 −Ｃいる場合には、各リレー要素について両回ｔ
“−とも同一整定を行なうことが可能であるが、２回に
＋ｉｌ ｔ、”Ｑ＋４￥、 ３’ｊ’、に′ｒ分岐代Ｍ
が１郊続されているような出合には、第１及び第２の各
回線で夫々外なる゛１゛ン２−が４４ガとなる。したが
って標準的な装置全力えるときに、前記した同−整定が
可能な場合と個別整定が必要な場合とのいずれにも対応
できることが必要となる。しかしながら従来装置による
と、第１の選択手段９によって選択可能な全ての送電線
について、個々に整定を行なう必要がある回路イ゛湾成
であるため、複数の送電線に対し一括して整定操作が行
なえず、整定操作の回数が増えて煩雑であシ、このため
に整定作業が誤シ易い。 とのような整定方法では整定値の整定ミスを招き易く、
更にはリレーの誤動作及び誤不動作を生ずる危険を有し
、また、装置の標串化が困難である。 〔発明の目的〕 本発明は上記問題点を解決することを目的としてなされ
たものであり、複数の電力系統設備のリレー要素が一括
して収納されている場合において、各電力系統設備毎の
個々の場合であっても、また複数の電力系統設備一括の
場合であっても、いずれも容易に整定操作が可能なディ
ジタル保設継電器を提供することを目的としている。 〔発明の概要〕 本発明では複数の電力系統設備ηｊ１のうちから単一ま
たは一括フ：１択ができる第１の６ 也”買′各’Ｆ’
；＋力系統設備に適用されるリレー要素を選択できる第
２の：Ｉ：：ｉ択手段と全手段け、前記第１の選択手段
の出力が単・−の電力系統設備を選択していることを表
わしている。場合には、記憶部内にある該当設備Ｃ）リ
レー要素に対応したメモリ領域のアドレスにのみ整定値
′（ｃ’＋Ｎ込み、前記第１の３１択手段の出力が４ｐ
数の電力系統設備を一括選択していること５Ｃ表わして
いる場合は、記憶部内にある各電力系統数（、ｊｆｌの
リレー要素に対応するメモリ領域内の、メモリ全てに対
して整定値を書込み記憶することにより、ト）４−一の
１１Ｌ力系統設備毎であっても、また−１丙した・複数
の電力系統設備であっても整定１桑作が行なえるように
しようとするものである。 〔発明の実施例〕 貝下図面を参照して実施例を説明する。′ｒ（Ｔ、 ２
図は本発明によるｒイ・ゾタル保護継電器の一実施例、
Ｈｆ９成図であり、この場合整定部ヱに相当する部分の
みを示し、他の、溝或は第１図と同様である。したがっ
て第２図の符号」は第１図の１に相当している。図中の
符号１３ないし１５は第１図に対応している。なお、９
Ａ、ＩＯＡは第１のゴー１択ｑ＝１友９及び第２の選択
手段１０に、ＩＩＡはエンコーダ回路（ＣＯＤ ） ｌ
１に相当し、また１２Ａ。 １２Ｂは２分割された記憶部であって１２＆Ｃ羽１当す
る。 そして本実施例では高抵抗接地系の２１０１ 斉ｊ ｙ
；！： ｔＭ。 線を保お対象とし、保１万式として短近各保ｄ免月」は
３１２階限時差動継゛１匡方式を、また地絡保７；う用
はｊ也絡方向継′１に方式を採用した場合を示し、１ル
−要糸として短絡保誤用に第１段のりアクタンス要素（
以下０１ と云う）、第２段のリアクタンス−決素（以
下０２と云う）及びモーリレー要素（以下ＳＵと云う）
を、また地絡保護用は地Ｘ６方向リレー要ｌＡ（以下Ｄ
Ｃと云う）をそなえている、鴨合金説明する０ 第２図において、第１の選択手段９Ａは負ル１の回縁、
第２の回線及び両回線一括のうち７５）ら１１１１ 一
つ全選択する手段であって前記夫々の、剋択７５（各接
点Ｔ９１．Ｔ９２及びＴ９３に対応していＺ）。そして
前記各接点Ｔ９１−Ｔ９３からの各１４号Ｓ９１゜８９
２．８９３は、・′１択回路（以下ＳＥＬと云う）１６
に入力される。第２の選択手段１０Ａ４よ０１＋Ｑ、、
ＳＵ及びｌ） Ｇの各リレー要素のうち力・ら１１１１
一つの３足を択をする手段であり、夫々の１冑ＪＩ＜カ
ニ接点Ｔ ｉ ０１ 、 Ｔ １０２ 、 Ｔ Ｉ Ｏ
３及びＴ ｌ ０４ ＆こ女１応している。前記各接点
Ｔ１０１〜’ｒｌ １１４力１らのイｒｉ号Ｓ １０１
、 Ｓ１０２ 、 Ｓ １０３ 、 Ｓ ］、 ｔ）
４Ｖ、ｌ： ＣＯＤ １１ Ａに入力される。前記８
１りＬ Ｌ ６＆Ｊ、 Ｐｆ”〜１の１１択手段９Ａか
らの４８号８９１〜Ｓ ９３ Ｓｌ入ツノ【７て選択信
号５１６１及びＳ １６２ ｆｆ１１．ＩｌノＪし、−
ｔの入力と出力との関係は第３図の符号（！１イ系にな
る周知の回路である。 即ち、第１の２．１択手段９Ａから第１．２Ｆ！ ２０
１弱線及び両回線が一括選択されたとき、前１１２シた
Ｓ、ＦＴ、 １６の入力は夫々１１０ 、１０１ 、０
１１となり、このときの盲」択信号Ｓ １６１ 、８１
６２ ＆：ｊ夫々１０，０１，１１となる。Ｃｏｔ）
ｌ Ｉ Ａ ＆；ｔ： （ｒ１号Ｓ １０１−８１０４
を入力し、かツ’ｆ” −り（’） ｍ、みを５１０４
．５１０３，５１０２．５１０１として純２進数コード
に変換して信号５ＩＩＡを出力する。即ち、ｏｘ 、０
２ 、ＳＵ及びＤＧの各リレー要）１シが夫々選択され
たとき、ＣＯＤ １１ Ａの入力は、１１１０，１１０
１，１０１１，０１１１４’あり、このときの信号５Ｉ
ＩＡは夫々００．０１゜１０．１１となる。第１の記憶
部１２Ａでは前記ＳＥＬ １６からの選択信号８１６１
をノ２択入力とし１前記ＣＯＤ １１ Ａからの信号５
ＩＩＡをアドレスイ！１゛１として夫々入力する。同じ
く第２の記ｔａ部１２Ｂでは前記ＳＥＬ １６からの趙
択イｄ号５ｌ（３２’ｅガと択入力とし、前記ＣＯＤ
１１ Ａからの信号５ＩＩＡをアドレス値として夫々人
力する。 なお、上記した第１の選択手段９Ａ３よロータリースイ
ッチ等でイ；５７成され、］１択可能数に相当する接点
゛ｒ９１〜Ｔ ９ ｎと、この］ヅ点からの信号線によ
って送出される４１４号Ｓ ９１− Ｓ ９ ｎ及びＯ
Ｖに接続された共通端子Ｔｏとからな９、′凄定対校の
送１．Ｗ 、α等の成力系統設備が４択されたとき、共
通端子Ｔｏと選択された接点とが接続されて、その出力
信号が［０」として出方されるものでソ′、ろ。 また第２の；゛；ｑ択手段１０Ａの構成も前記第１の・
“・−４ＪＲ手段９Ａと同じで０シ、各リレー要素後７
壱Ｔ 、１０１〜Ｔ ｉ Ｏｎ （！ｌ：信号８１０１
〜Ｓ １．Ｏｎ及び共通！；ｈ１子Ｔｏとからなってい
る。 次に動作をｎす１１する。第２図において、；１’ｙ
Ｉの４沢手段９Ａによって第１の回線が１’ｌＵ択さｆ
Ｌ ７’Ｆ−ときｔよ、信号Ｓ９３〜Ｓ９１は１１（）
となり、これを受けた５ＩＵＬ １６ （７）出力信号
Ｓ １６１ ＊ ８１６２＆、ｌ： ｉ ｏとなってど
１λ１の記憶部１２Ａが４択され、よた；ｆ５２の選択
手段１０Ａによって各リレー°〃素（、）１ 、０２
、 Ｓ Ｕ 、 Ｄ Ｇ カＪＪ択すレ７’ｊ ト＠
１．ｌ Ｃ０Ｉ）１１Ａが夫々ｏＯ，０１，１０，，１
１となり、こＪｌ、がアドレスとなるものであるため、
第１の回πＩＩ＋の・６リレー要素に１周する整定値は
第１の記１・ｊ １Ｘｌｊ１２Ａの前記アドレス領域に
夫々記憶される。寸だｉＪｌのＪ′！択手段９Ａによっ
て第２のｌｒ１目ｊｚｌが・・喉１１ぐされたときはイ
ｉ 、、ｊ； Ｓ Ｑ ３〜８９１は１０１となり、こ
れ金受けたＩＬ １６ （７）出力信号５１６１，５１
６２は（）１となって第２の記憶部１２Ｂが・’１４択
されるため、前記Ｍ １の回Ｉ莫の場合と同村に、宕′
−２の回心の各リレー要素に関する整定値は第２の記憶
６１；１２Ｂに記憶される。同様に第１の趙択手段９Ａ
によって両回綜一括が宝だ択されたときは、イ１）号８
９３〜８９１は０１１となシ、ＳＥＬ １６の出カイｄ
号５１６１，５１６２は１１となって第１及び第２の記
憶部１１Ａ、１１Ｂが両方同時にノ」択され”’Ｔ’Ｊ
２の）Ｅ挟手段１０Ａによって各リレーゼ“シ素０１ｒ
０２ ｒ Ｓ Ｕ ＃ Ｄ Ｇがズ」択されたときの
Ｃ０Ｄ１１、 Ａの出力５１１Ａが人々００．０１，１
０゜１１となって、これがアドレスと座るものであるた
め、第１及び第２の回線の各リレー、９累に門する両回
線について同一の整定値は第１の記（残部１２Ａの前記
アドレス領域及び第２の記憶ｔ″ＩＳ、１２ＪＪの前記
アドレス領域の２個所に同時に１！１込１れて記憶され
る。 要するに各回線によってり４なった＋Ｊｌ〉足金必要と
するリレー要素については第１の７４択手段によって、
第１または第２の回線単独を夫々、Ｉ；選択し、第１の
回線については第１の記憶部へ、また第２の回線につい
ては第２の記憶部へ夫々アドレスが記ｔ（１され、更Ｑ
こ第２のタベ択手段から選択さＩＬ７”ｒ−９レーリキ
柩が各対応記憶１ｉＳへ入力されるために’？１１！’
日１４・ｌσの’ｉｊ’：定かｉｉＪ能となる。一方、
両目五°１で同一・の；；２定を行なうリレー要素につ
いては帛１の４１択１・段に二よって両回鮪！一括が選
択されて、■１〕−りびツ１−２の６１月γ支部に対し
゛ＣＣ子アドレス記憶され、ｌｑ ＆Ｌ １ｆＧ２０ノ
Ａ択手段によって各リレー要素をフ゛べ択する仁とによ
り、両回線のリレー要素に同一の′１′、′（′ｌＩテ
を１１んうことができる。 出４図は木２ｒら明によるディソクル保ｎ”！ ＋ｌｌ
Ｋ ’ｌ’ｌｆ、器の１１１１の実施例であり、前記第
２図同様、ｉｌ引定部のみを示している。 本実７ｆｌｊ例で）、ｌ：ＳＥＬ ｌ ６からの選択信
壮の一部をアドレス１３号として用い、残υ全データと
し゛Ｃ′ｉ；’ζ尾値とともに記憶部に記憶するように
したものである。図中の符号１２Ｃは第１図の１２に相
当し、仙の符号は第２図に対応している。 第４図において、ＳＥＬ Ｉ ６からの信号Ｓ Ｊ、
ｆ； 、１は１１１％定操（印部１３からの信号８１３
とともＱこ記１．α部１２Ｃへ入力されて整定値ととも
に記憶される。 １だ信号５１６２は最上位ビットとしてＣＯＤ ＩＩＡ
からの信号５ＩＩＡとともに７１・゛レス値として記１
、身部１２Ｃへ入力され、ｊ、乍定値を記憶するアドレ
スを示す。その他の宿成は第２図と同じである。 次に動作を説明する。＆τ１のコツ択手段９Ａによって
第１の回線が選択されたときは、信号Ｓ９３〜Ｓ９１は
１１０とナラ−（、ＳＥＬ １ （ｉ 〕出力４＋Ｘ
”１８１６１．５ＩＧ２は１ｏとなる。前１；己し７’
ｊ ：Ｉｌ！’ｌ−’）信号５１６２はアドレスの最上
位ビットであるため、整定操作部１３からのＪｊＫ定値
は記イ、へ部１２Ｃのアドレスの最上位ビットがｒＯＪ
でちるメモリ領域に、「ｌ」である信号８１６１ととも
に書込壕れて記憶される。第１の選択手段９Ａによって
ｉ：ｉ５２の回ｈ′宝が鷺択されたときは、信号８９３
〜８９１は１０１となってＳＥＬ １６ ノ出力信号８
１６１゜５１６２は０１となるため、整定操作部１３が
らの整定値は記憶部１２Ｃのアドレスの最上位ビットが
「１」であるメモリ領域にｒＯＪである４８号５１６１
とともに書込まれて記憶される。また第１のス′ぺ挟手
段９Ａ忙よって両回絆一括がフ′円択されたときは、信
号８９３〜８９１は０１１となって、Ｓｌ：Ｌ １６の
出力信・号Ｓ １６１ 、８１６２ ｆ：１． ｌ １
となるため、＋１にτ定イＩ■作部１３からノ枯定値Ｉ
１．． ｆｆｌ：： ｉ、ｎ ？＋Ｉ＋１２Ｃのアトｔ
／スの最上位ビットが［１−１でま）るメモリ領域に「
１」である信号Ｓ ｔ ６１とともに書込まれて記憶さ
れる。 第５図は泥１戸１部におけるアドレスと記１【１．た（
ｉシ）及び整定値の組合ぜ図である。この第ｒ１１＜１
に１、って更に説１明すると、第１の回ｉ？Ｉｎの整定
（ｊｔＴ ｆ・、Ｊ ’、ｒ ｌ’Ｌ／スのＪｔ之上（
ｉχぎットが「０」であるメモリ？’＋’１ 代に（ｌ
ｉ号８１６１が「ｌ」の状態で書込まれ、回１〕＜ｌＡ
’＋ ２０回ｌ０ｔケ２は値はアドレスの最上位のビッ
トが「１」であるメモリ領域に信号５ｔｆｉｌが１−
＋Ｉ Ｊの状態で書込まれ、更に両目π゛−一括’！ｌ
’ｊ ＞’ｆ Ｉ直４ＨＩアドレスの最」二位ビットが
「１」であるメモリ領域に４１号８１６１が「１」の状
態で］込まれる。そして両回線一括の整定値の場合にＰ
、−ｊ 、濱ｑメη１、理↑１１鷺１２Ｃによってアド
レスの最上位ビットが１１」のメモリ領域から「０」の
メモリ領域へ整戻値全転送することによシ、一括整定し
た第１の回線及び第２のｌ９の各リレー要素は同一の整
定値をもつことになる。 県６図は演−算処理部における処理のためのフローチャ
ートである。先ず、ステップ１７においては最上位ビッ
トが「１」である各アドレスに記憶されているデータに
対して整定値及び信号８１６１を読み出し、ステップ１
８において信号８１６１が「０」の場合には、その整定
値は第２回線のものであるため、そのアドレスの処理は
終る。しかし信号８１６１がｒｌＪの場合はステツノ１
９へ移って最上位ビットが「０」で他のピットは同一の
アドレスに対してステップ１７でＷ１６出しだ整定値及
び信号５１６１′１ａ：書込み、ステップ２０で最上位
ピントが「１」である元のアドレスの信号５１６１ｔ−
ｒＯＪにかえてそのアドレスの処理を＋１：３る。以上
の手順をアドレスが１００〜１１１に対して行なうこと
により、アドレスの最上位ビットが「１」のメモリ領域
に書込まれた両回ｉｊ！ｆｉ一括にシ沢による整定値が
、アドレスの最上位ビットが「０」のメモリ領Ｌｌシに
転送され、１六ニ一括ゴ′φ択による一１足（ｐ’ｊで
ある仁とを示していた信号８１６１も「１」から「０」
に稠きかえることにより、ｊ７ｊＴ算ＩＡ埋ｎ＋ｉ ｌ
２ Ｃ（７）Ｊｌ記Ｍｒｆ”Ｐ＋（ｊ：：（ｄ、ハ１
シイＱ ｆｌＲ＋、 ２ Ｃ，にｊｊｌ：： ’ｉ−１
’（されている（ｊ：Ｉ＝ ５．”−値及び信号Ｓ １
６１． ｉ’、、ｔ ｆｐ、 Ｉ及びｒ’ｒ％ ２０回
ｎを別ｈＫ、ｊｑ定した場合と同じ状ｒｉ１になる。土
１；Ｃシた？４算処Ｔ！！！部の処理に２しり第１すた
はブ＋’、Ｓ ２の回り、？−独でも、また両回Ｘ：“
４一括の１４）１．３でも整定１？！作が可ｈ）１とな
る。 乞１１７図は本発明（′ζよるディジタル保１″）脣１
七電器のＦ、ｊｆ−に曲のプごハ則でちシ、前記同様に
゛に足部・・）・シ、を＞くしている。１′、／Ｉ中の
符号は第２図及び第４１”１と対１．１．；シてνす、
整定部７Ｃｆｉ市２図の７Ａ及び車４１（１の７Ｂに、
また１ｔ１２１．ｉｉ Ｆｆｌ（１２Ｄはにｌ’（４Ｌ
Ｉ＋の１２（゛−■−―−レーーー噛−−−喝― に和尚する。。 ・１り実施１列で４：ｉ： Ｉｔ、からの信号全人力す
る仁ノーにより、亀Ｊの回線及び第２の回＃’Ｗ カ；
＜ ｈ ンｆｔ； ｌｒ’ｙ ｉ ７するメモリ領１或
をＩτＣ４１部内にもうり、各回線が中独に！゛１）択
された場合には各回線毎の所定メモＩＪ ｊＱ 、ｌ＋
Ａ４に記憶すると共に、両回線がノ１沢された唱自に番
」前記各メモリ領域に順時に書込むようにしたものであ
る。 第７図において、ＳＥＬ １６からの選択信号５１６１
及び５１６２は記憶部１２Ｄに対して開側１信号として
入力される。そして記憶部１２Ｄｉ＜よ１６号５１６１
，５１６２が１０の場合（第１の回船の選択時）は、ア
ドレスの最上位ビットが「０」であるメモリ領域に整定
縁印部１３からの整定値を１−ト込み（第８図のアドレ
スｏｏｏ〜δ１１）、信号５１６１，５１６２が０１の
、（）！）合（２１λ２の回線の選択時）は、アドレス
の最上位ビットが「１」であるメモリ領域に整定操作部
１３からの・：゛１芝定値を４ｉ１．込む（１００〜１
１１）。才た信号５１６１゜５１６２が１１の場合（２
回線：１′！シ択時）は、アドレスの最上位ビットが「
０」でめるメモリ領Ｊ戊及び最上位ビットが「１」であ
るメモリ領域の２つの頃誠に対して、整定操作Ｅ＋ １
３からの′１１（にイ１６．を１１・１１次７）込むよ
うに賛成されている。他の部分のｉ：ｆｉ成は第２図及
び第４図で示した実施例の場合と同じである。上記した
如く第１及び第２の各回線単ＴＪ＋でも、両回糸′−一
括でも袷８１”；’４に示すアドトり、に対して整定操
作が可能である。 第９図ｔ」１本う乙明ｅて↓ろデイジタル（ｒｒ’、
ｊｉ’弓１１； １．・・１脅のガに他の実施例てあシ
、“；、１τ足部内の第１の・−１１ｊ口。 段及び：へ沢回ｂｌ（Ｓのみを示している。 ・ｊ・パ側施ｆ（ｌではロータリースイッチてｆｌ、ｆ
１−１・、七ｉ＋、−ｒｉい／、１第１の戸Ｑ ｊ７
＜千１＜ンを２４１！ＩのトグルスイッチブＱ・二よっ
でｔ１ｆｆｌ戊しようとするものでるる。１゛］１中の
′１１号９１３１３、前ｔ７Ｇ ’Ｉ’、ｊ 実＋、’
ｆＱ ｌ；リノ９ Ａ Ｋ、１に−１６Ａ ＆、１．’
、１６＆ｉＴソ、−々相当している。 ｉ’ｌ′ｃ ９１；ｌ ＶＣ４：・イテ、ｆｆｓ １
ノフ３ 、ｌｉ：丁°Ｉ；’： ９ Ｂ ＋：Ｊ、 ？
”；イｊｄ 、ｌｂｊ対曽の２回がｊｌのうちの１同＋
ｔｉ！また（」、両回恕折−・６（択する手段であっ−
Ｃ，ｌ・グルスイッチＳＷＩがｉｔｓ ｔの回？１’ｉ
ｉ Ｖこ、またトグルスイッチＳＷ２が第２０回１；−
に対応し、前記名トグルスイッチＳ Ｗ ３ 、５ＩＶ
２かｒ：、 （Ｉｆ’）信−号５９１Ｔｌ、５９２Ｂは
５ＥＩＪ、 ３６Ａ、 ｉンーソモ々入力される。そ［
，２て前記各トグルス・イッチＳ〜Ｖｌ。 Ｓ ｗ ２は夫々第１及びｇ’ｙｒ ２の回線が４択さ
れ／、：とき１′閉」となり、ｊｌＳｌの回線が、ｉｌ
、ｉ択された唱ｆヤにｔヨ、イ：−１Ｑｓ ９２ Ｂ
、 Ｓ ９１ Ｂｉ、Ｊ：１０． 第２（７）回＋１１
！が込択された場合には０１、第１及び第２の両回線が
選択された場合には００となる。ＳＥＬ １６ Ａは第
１のフ′；」大手段９Ｂからの信号８９１Ｂ、３９２Ｂ
を夫々入力してノブ択イ６号５１６１及び５１６２を出
力することば前記した各実施例のＪ４合と同様である。 １だ入力と出力との関係も第８図と同Ｆ＋”：でφる。 その他の賛成も前記心尖ｌ・４例と同様である。 次に動作を説明する。先ず、第１の同局のみを選択する
ＪＭＯは、トグルスイッチＳ〜Ｖｌをｒ Ｉ’ｌｌ ｊ
とし、Ｓ Ｗ Ｚを「開」とすることにより、信−号５
９１ｎ、８９２Ｂは０１となるため、ＳＥＬ ］、６Ａ
の出力信−号５１６１，５１６２はＩＯと在る。同じく
−３２の回線のみを選択する場合には、トグルスイッチ
ＳＷＩ全ｒ ｌ：ｉ；４Ｊとし、ＳＷ２を「閉」とする
ことにより、信号Ｓ ９１１３ 、 Ｓ ９２ Ｂ １
１よ【（）となるため、ＳＥＬ １６ Ａの出力信号５
１６１ 。 ５１６２は０１と々る。また第１及び第２の各回線ヲ一
括して選択する場合は、トグルスイッチＳ’ｓＶ １及
びＳ Ｗ ２ を共に「閉」とすることによシ、信号５
９１Ｂ、５９２ＢはＯＯとなるため、ＳＥＴ。 １６Ａの出力信−号８１６１，８１６２は１１となる。 他の部分の動作は前記各実施１（１１の場汗と同（１毛
である。なおｉ（％ ｌ Ｑ ｌ］は選択回路におりる
入力信号との対Ｙ１」図であろう 第１１図は本発明によるディジタル保ｉｊ（卸、（（Ｓ
電器の更に他の実施例であり、前記各実栴例回、（・η
に整定部のみを示している。図中の符号Ｌνｊ： ；１
１２図の７Ａに、同じ（９Ｃは第２１ＩＸｌの９Ａに相
当する。 本実Ｍｌｊ １４１１では常閉のトグルスイッチ２個の
（」１月ち１杼作によってｊ１１信号を導出し、第１の
選択手段に用いたロータリースイッチと選択回路と４省
Ｐ’：Ｓしようとするものである◇ 第１１１図において、第１のフベ択手段９ Ｃｉ＝、Ｉ
−線保護対象の２回線のうちのいずれか１回針−１また
番」−両目杓！を選択する手段であって２飼の常閉トグ
ノ１／スイッチＳＷ３．ＳＷ４からなる。ここでトグル
スイッチＳ Ｗ ３がｊ：ｇ １の回Ｆ４に、またトグ
ルスイッチＳＷ４が第２の回線に対応し、前記トグルス
イッチＳＷ３及びＳＷ４からの信号Ｓ ９１ ｃ ＋５
９２Ｃは第２図における選択信号８１６１゜８１６２と
夫々同様に、＃ＦＳ １及びｉ（ｒ ２ ）記ｔ、）’
ｉ部１２Ａ及び１２Ｂに入力される。そして各トグルス
イッチＳＷ３．Ｓ〜Ｖ４は夫々第１及び第２の回Ｌ（が
、（ｄ択されたとき「開」と々す、信号５９１Ｃ。 ５９２Ｃは第１の回線が、」択された場合には１０゜ε
＞”ｒ ２の回線が〕゛く択された場合には０１．第１
及び篠２の両回線が】Ｅ択された場合には１１となる。 他の部分の（１′イ成及び動作ｔｊ第２図に示した実施
ｆ’ｌｌと同イ、箒である。 上記実施例では第１の）１択手段がロータリースイッチ
またはトグルスイッチＪ、６成とし、第２のノ〕１択手
段がロー多す−スイッチ枯成であるとして説明したが、
これに限定されるものではなく、？Ｎ ？ｘｉのコ′２
択要素の中から唯一つが。゛（択できるスイッチ・調成
であれば良いことは明らかでらる。 ゛また記１、（ヨ部に対して男〉定値を書込むに１２’
ｌｊし、・・−ドウエアによって自動的に行なう場合に
ついて説明したが、これに限定されるものではなく、整
定操作部からの整定値と、書込スイッチからの信号と、
第１及び第２の各選択手段からの信号を入力装置を介し
て演算処３１１部へ取込み、前ｊｊ＋、＋ Ｌ／たハー
ドウェアの機能をグロダラムによって実」す、できるこ
とは云うまでもない。 更に、上記説明でｅよ２回線送成腺を保、゛′一対象と
して述べているが、夫々複数の整定要素’、ｉ？、ｒｉ
するｒＬｉ数の電力系Ｈ設備を保ｒ７！対象とする１ｊ
４自てあ！１げ、いずれの場合も適用可能であることＩ
Ｊ、６・Ｉ ｊｌｌ、Ｄである。 〔発明の効果〕 （、Ｊ、上説明した如く、本発明によれば病数のｔ′Ｊ
、力系糾設（＋ｉ＆の中から？１シーまたは一括した′
Ｔ１１、力系統設イ１１１ｆ金＋１１択する第１の選択
手段と、各′、（を力系ネ′に６′セｌ、ｉりに］１４
用されるａｉｒのリレー９素のうらがらし−）♀・」択
する第２のｔ’１４尺手段と、前記ε’ｌ”ｙ １の・
旬Ｊｌｉ： ”］川用（からの出力′？Ｊ：選択された
′重力系統設備ＣＣ州Ｊ１、シた１・１択信号に変１？
！する選択回路と全もうけ１，１口のｆ；１民手段によ
って選択された４ｆ定のナリカ系統設付′ｈに対して、
・１川されるリレー９素の整定値肴：紀惰するメモリ領
域（Ｌ−選択し、第２の角沢手段Ｇ・こよって・′４択
される各リレー要素？：特定しかつアｌルス値を出力す
ることにょシ、Ｊ３択された１つｔｌヒは複数のメモリ
領域内の各アドレスに対して、朱定緑印部からの整定値
を記憶できるよう借成したので、複数の電力系統設備の
リレー要素を収納しでいる場合において、各車−の電力
系統設備毎でも、１だ一括した複数の電力系Ｌｔ設備の
場合であってもキダ易に整定操作が行なえ、整定ミスを
防止することができるばかシか、装置の標準化が可能な
ディノタル保護継電器を提供できる。
第１図は従来のディノタル保Ａｉ％継ｉｄ器の仔ｒ成図
、５２２図は本発明によるディジタル保ｉ′、１日土電
（，３・のＩ：、（足部の一実施例ｔｉｉ成図、第３図
は戸（択回路における入力１′言号と出力信号との対応
１′Ｊ：１、第４ ｔｕは！１０％定都の他の実施例構
成図、第５図は記’１．’！ ？ｒ＋ｉにおけるアドレ
スと市己憶した信号及び整定値の４１合ぜ１」、第６１
２４は演算処理部における処理を示すフローブーヤード
、ＥｉｒＪ７図Ｖ！ 整定ｍ ｏ他の実話仰Ｕ ４’ｉ
ｌ￥成［」、Ｅｌ（８図は記憶部における整定値とアド
レスとの組合せ１４、感９図は整定部内の第１の２−１
択手段及び選択回路の他の実施例構成図、第１Ｏ図ｔ」
、 選択回路における人力＜ａｔ号と出力信号との対応
１き１、■１１１゛〕１はμ）定ｔｌＢ （’−）更に
他の実ｊｉ４１！ＩＪ １１￥ ｆＲｌ（’＝Ｉ テ４
〉−’；＋ 。 １・・・フィルタ回路 ２・・・サングルポール１′回路 ３・・・マルチゾレクザ回路 ４・・・アナログ／ｒイノタル変（（・１回ドｔ５・・
ダイレクトメモリフ′クセス１ｌｒｌＪ ？ｉ・１１回
ｒ；ｉ６ ・・・ が芝 算処Ｊｌｌ 人ＩＩ″“（［
７、７Ａ 、 ７ ＩＩ 、 ７ Ｃ、７１）・・・・
１６軍部８・・・リレー出力 ９、り〜、９Ｂ 、９Ｃ・・・第１の〕′１１択ｊ＝ｆ
・Ｐｌ ０ 、１ ＯＡ・・・第２の選択手段１１．１
１Ａ・・・エンコーダ回路 １２．１２Ａ、１２１１．１２Ｃ，１２１） −ｔｉ己
１．（叉 部１３・・にε定操作部 １４・・・−？
１１込みスイッチ１５・・パス １６・・−１１４）＜
１’−Ｅｌ ｂ’１ｉＳＷＩ 、ＳＷ２ 、Ｓ’ｖＶ
３ 、 ５ＶＶ４ ・ ｌ−グルスｒ、ブ−第２図 第５図 第７図 第８図 第９図
、５２２図は本発明によるディジタル保ｉ′、１日土電
（，３・のＩ：、（足部の一実施例ｔｉｉ成図、第３図
は戸（択回路における入力１′言号と出力信号との対応
１′Ｊ：１、第４ ｔｕは！１０％定都の他の実施例構
成図、第５図は記’１．’！ ？ｒ＋ｉにおけるアドレ
スと市己憶した信号及び整定値の４１合ぜ１」、第６１
２４は演算処理部における処理を示すフローブーヤード
、ＥｉｒＪ７図Ｖ！ 整定ｍ ｏ他の実話仰Ｕ ４’ｉ
ｌ￥成［」、Ｅｌ（８図は記憶部における整定値とアド
レスとの組合せ１４、感９図は整定部内の第１の２−１
択手段及び選択回路の他の実施例構成図、第１Ｏ図ｔ」
、 選択回路における人力＜ａｔ号と出力信号との対応
１き１、■１１１゛〕１はμ）定ｔｌＢ （’−）更に
他の実ｊｉ４１！ＩＪ １１￥ ｆＲｌ（’＝Ｉ テ４
〉−’；＋ 。 １・・・フィルタ回路 ２・・・サングルポール１′回路 ３・・・マルチゾレクザ回路 ４・・・アナログ／ｒイノタル変（（・１回ドｔ５・・
ダイレクトメモリフ′クセス１ｌｒｌＪ ？ｉ・１１回
ｒ；ｉ６ ・・・ が芝 算処Ｊｌｌ 人ＩＩ″“（［
７、７Ａ 、 ７ ＩＩ 、 ７ Ｃ、７１）・・・・
１６軍部８・・・リレー出力 ９、り〜、９Ｂ 、９Ｃ・・・第１の〕′１１択ｊ＝ｆ
・Ｐｌ ０ 、１ ＯＡ・・・第２の選択手段１１．１
１Ａ・・・エンコーダ回路 １２．１２Ａ、１２１１．１２Ｃ，１２１） −ｔｉ己
１．（叉 部１３・・にε定操作部 １４・・・−？
１１込みスイッチ１５・・パス １６・・−１１４）＜
１’−Ｅｌ ｂ’１ｉＳＷＩ 、ＳＷ２ 、Ｓ’ｖＶ
３ 、 ５ＶＶ４ ・ ｌ−グルスｒ、ブ−第２図 第５図 第７図 第８図 第９図
Claims (4)
- （１） ＰＩ数の電力系統設備に対して同一もしくは異
なる整定値が整定される複数のリレー要素と、前記各リ
レー要素に対して整定値を設定する整定操作部と、各リ
レー要素の選択に応じて整定操作部からの出力を記憶す
る記憶部と、前記記憶部に対して整定値を書込むための
書込スイッチと・前記複数の′−電力系統設備うちから
いずれかの１つを選択または複数を一括して選択できる
第１の選択手段と、前記各リレー要素のうちから整定操
作を行なうリレー要素を選択する第２の選択手段とから
なるディジタル保護継電器において、前記第１の】ぶ挟
手段からの出力を入力してこの信号が前記複数の電力系
統設備のうちのいずれをフ」択したのか一括選択かを弁
別することによりコード化された出力を導出する選択回
路と、前記第２の選択手段からの出力を入力して選択さ
れたリレー要素に対応したアドレス信号を出力する符号
穴（（’！回路と、前記１′！ｉ択回路及び符号変換回
路からの出力が分割されて夫〕τ入力される第１の記１
．へ部またび第２の記１−１部とを夫々そなえ、・１択
されたー１１．力系統設置ｔｉ！ｉが単一である釈１合
は所定の一方の記憶部１′、内にある該当メモリ’Ｎ（
４域に記憶すると共に１．、ｊｊｔ択さ１また九力系統
設ｆｉ１１が組数一括で心るＪＪ″ｊ合は全一〔の記憶
部内のメモリ領域に記憶することを特ＰとＶるディジタ
ル保護継電器。 - （２）複、紋の電力系統設備に対して同一もし２くけ異
なる整定値が１１ａ定される・目数のリレー９’ｊ ：
ｊ７：と、０１工記各リレー９」素に対して整定値を設
定す２）整定操作部と、各リレー要素の】３択に応じて
帖定↑■作都からの出力ｆ；ｃｆ＋己１意するｆｔ己憶
７１３と、ｎｉｌ 「１己ｔｊｌｙ ’Ｉン’１丁１１
（に対して整定値を−１１Ｆ込むための書込スイッチと
、ｔｌｔｌ記複数の１、ｉ力系統設備のうちのいずれか
１つを・テ吠Ｊ＋（中たは１′！２数を・一括しで１１
１択できる第１の〕゛１択Ｊ・段と、ロ１１記各リレー
要≧４のうちから整定１・９作を行なうリレー！索を選
択する第２の選択手段とからなる７゛イジタル保Ｗ１を
電器において、前記第１の、１・−１沢手段からの出力
を入力してこの信号が前記複数の電力系統設備のうちの
いずれを選択したのか一括選択かを弁別することによシ
コード化された出力を導出する選択回路と、前゛記憶２
の選択弓・段からの出力全入力して選択されたリレー要
素に対応したアドレス信号を出力する符号変換回路と、
前記選択回路及び符号変換回路からの出力が夫々入力さ
れる単一の記憶部とを夫々そなえ、前記記憶部は選択回
路からのコード化された出力の最上位ビットをアドレス
とし、他のビットを整定値とともに記憶することを特徴
とするディソタル保見Ｘ１ｌｉｉ電器。 - （３）複数の電力系統設備に対して同一もしくは異なる
益定値が４定される複数のリレー製糸ど、前記各リレー
要素に対して整定値ｆ：段設定る雁冗］ヘセ作部と、各
リレー要素の選択に応じて生゛ε定］・”φ印部からの
出力を記憶する記憶部と、前記記・オ、４１′１βに対
して整定値を誉込むための書込スイッチと、前記榎叔の
′ｄ電力系統設備うちのいずれか一つを〃」択または複
数を一括して選択できる第１の選択手段と、前記各リレ
ー要素のうちから整定操作全行なるディ・ゾタル保護継
電器において、前記第１のノ１択手段からの出力を入力
してこの信号が４力系統設備の単一選択か一括選択かを
弁別することによシコード化された制御信号を導出する
選択回路と、前記第２の選択手段からの出力全入力しで
選択されたリレー要素に対応したアドレス信号を出力す
る符号変換回路と、前記選択回路及び符号変４Ｈ；４回
路からの出力が夫々入力される即−のｔ！ｌ’： Ｉｆ
！、 ｊ’ｌ（とを夫、々そなえ、前記記憶部は、１■
択回路からのコード化された制御信号の最上位ぎットケ
アド１／ス信号としてメモリ領域を分割し、′成力系統
設置１１への第一選択の場合は所定の該当メモリ領Ｊ或
にＮＣｒＣｒ−ると共に、電力系統設備の一括選択の場
合は分割された各メモリ１１へ域に記憶することを特徴
とするプ１イジタル保膜継電）：（０ - （４）ｄ数のｒｌｉ力系統設備に対して同一もしくＱよ
異なる整定値が整定される複数のリレー要２にと、前記
各リレー要素に対して４．を定値を設屋する’Ｇ’ｒ
＞〆操作部と、各リレー要素の選択に応じで＝４ｉ定操
印部からの出力を記憶する記憶部と、前記記憶部に対し
て整定値を書込むだめの、舌込スイッチと、前記複数の
電力系統設備のうちのいずれか１つを選択址／こは複数
を一括して選択できる第１の妃択手段と、前記各リレー
要素のうちから整定操作を行なうリレー要素を】Σ」択
する第２の７だ択手段とからなるディジタル作動継電器
において、前記第１の辷択手段としてもうけた常ｒ：！
′Ｉ接点を有する級パこ飼のトグルスイッチと、前記第
２のフ゛）択手段からの出力を入力して選択された！Ｊ
ｌ／ −些累に対応ｌｙ ンｉ。 アドレス−＋＝号を出力する打号ニ似換回路と、前記ト
グルスイッチからのオン・オフ出力及び符号へＪｊ４回
路からの出力が分割されて夫々入力されるｐｙｃ １の
記憶部及び第２の記憶部とを夫々そな几、選択された′
１ａ力系統設備が単一である場合は所定の一方の記１，
１！部内にある該当メそり゛・貢Ｊ戊に記４意すると共
に、］」択された電力系既設（！ｌｊ７が’；２７ Ｄ
Ｃ一括でｉｚる１４合は全ての記憶部内のメモリ領域に
記憶することを特徴とするディノタル保暫継屯器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117778A JPS609324A (ja) | 1983-06-29 | 1983-06-29 | ディジタル保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117778A JPS609324A (ja) | 1983-06-29 | 1983-06-29 | ディジタル保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609324A true JPS609324A (ja) | 1985-01-18 |
| JPH0432612B2 JPH0432612B2 (ja) | 1992-05-29 |
Family
ID=14720086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117778A Granted JPS609324A (ja) | 1983-06-29 | 1983-06-29 | ディジタル保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609324A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237013A (ja) * | 1985-08-06 | 1987-02-18 | 株式会社東芝 | 保護継電器の整定回路 |
-
1983
- 1983-06-29 JP JP58117778A patent/JPS609324A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237013A (ja) * | 1985-08-06 | 1987-02-18 | 株式会社東芝 | 保護継電器の整定回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0432612B2 (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12155845B2 (en) | Decoding images compressed using MIP map compression | |
| Singer et al. | Lecture notes on elementary topology and geometry | |
| HOFF JR | Learning phenomena in networks of adaptive switching circuits | |
| US11139040B2 (en) | Method of detecting address decoding error | |
| US10162702B2 (en) | Segmented error coding for block-based memory | |
| JPH0329200A (ja) | メモリセルの並列検査方法及び装置 | |
| JPH0359457B2 (ja) | ||
| JPS609324A (ja) | ディジタル保護継電器 | |
| Adams | Spin (8), triality, F4 and all that | |
| Tao | Some properties of (n-1)-manifolds in the Euclidean n-space | |
| TW200903485A (en) | Data write in control circuit for toggle magnetic random access memory | |
| JPH0588989A (ja) | メモリ装置 | |
| Sommer et al. | A condition of Schoenberg-Whitney type for multivariate spline interpolation | |
| Kotha et al. | Automated UVM Based Verification of Device Life Cycle Management IP | |
| Miller | Reliability aspects of the variable instruction computer | |
| Junzo | Some properties of (n-1)-Mmanifolds in the Euclidean n-space | |
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| Nourmandi-Pour | A programmable IEEE 1500-compliant wrapper for testing of word-oriented memory cores | |
| IE56532B1 (en) | Arrangement for supervising a data processing system | |
| Williamson | Design of self-checking and fault-tolerant microprogrammed controllers | |
| CN109979517A (zh) | 用于fpga的n模冗余配置存储单元电路 | |
| Galitsis | RAYLEIGH-SCHROEDINGER PERTURBATION THEORY APPLIED TO A NEW GROUND-STATE WAVEFUNCTION FOR THE HYDROGEN MOLECULAR ION | |
| JPH08273385A (ja) | プログラムメモリ | |
| JPS5897200A (ja) | 情報処理装置 | |
| Srinivas | Fault tolerant bit addressable memory |