JPH0432612B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、デイジタル保護継電器、特に多数の
リレー要素をそなえたデイジタルリレーの整定部
を小型にしたデイジタル保護継電器に関するもの
である。

〔発明の技術的背景〕

電力系統を保護する保護継電器にマイクロコン
ピユータを応用する技術は広く知られている。し
かし従来のアナログ系の保護継電器においては、
各リレー要素毎に独立したハード構成を有してい
るため、これらリレーの動作値を決定する整定値
は、各リレー要素毎に夫々もうけた整定部によつ
て個々に整定されていた。

一方、デイジタルリレーにおいては、通常１台
のハード構成において数拾台の従来リレー要素に
相当するリレー動作判定機能を有することができ
る。このように極めて多数のリレー要素の判定機
能を有するデイジタルリレーにおいては、リレー
要素の個々に整定部をもうけていたのでは動作判
定回路の部分を個々に小型化はできるが、整定部
を小型にすることはできず、したがつてリレー全
体の小型化を損なうことになる。それ故、整定部
を小型にすると共に、回路の信頼性を高める方式
が種々提案されている。

ここで、１台のデイジタルリレーが複数の送電
線を保護対象とし、各送電線の保護リレー要素が
ほぼ同じときの従来デイジタルリレー構成を第１
図によつて説明する。

第１図において、電力系統からの複数電気量
ｖ，ｉは、主に基本波成分を取り出すためのフイ
ルタ回路１に入力される。このフイルタ回路１の
出力は全入力を同時サンプリングするためにサン
プルホールド回路２に入力され、更にサンプルホ
ールド回路２の出力はマルチプレクサ回路３に入
力され、順次シリアルにアナログ／デイジタル変
換回路４に出力されアナログ／デイジタル変換さ
れる。

ここでアナログ／デイジタル変換されたリレー
入力はダイレクトメモリアクセス制御回路５によ
り、演算処理装置６内のデータメモリ（MEMO）
に送られる。この演算処理装置６は前記ダイレク
トメモリアクセス制御回路５から送り込まれたデ
イジタル値の電圧、電流情報、整定部７からバス
１５を介して読み込んだ整定値を用いてリレーの
動作判定を行ない、リレー動作と判定した場合に
リレー出力８を導出する。

前記した整定部７は以下に示す構成を有してい
る。即ち、整定部７は記憶部１２、整定操作部１
３、書込みスイツチ１４、エンコーダ（以下
CODと云う）１１、第１の選択手段９及び第２
の選択手段１０からなつている。そして複数の送
電線から整定対象の送電線を選択する第１の選択
手段９の出力Ｓ９と、リレー要素を選択する第２
の選択手段１０の出力Ｓ１０とをCOD１１に入
力する。そしてCOD１１は前記各出力Ｓ９とＳ
１０とを入力してこれを純２進数に変換し、更に
記憶部１２に対してアドレスを指定するアドレス
信号Ｓ１１を出力する。整定操作部１３はデイジ
タルスイツチ等で構成されて整定しようする整定
値を整定し、その値をデータＳ１３として出力し
記憶部１２にデータとして入力する。書込みスイ
ツチ１４は書込み信号Ｓ１４を出力し、前記第１
の選択手段９と第２の選択手段１０とによつて選
択決定されるアドレス信号Ｓ１１のアドレス値に
したがい、整定操作部１３からの整定値のデータ
Ｓ１３を記憶部１２へ書込む。なお、第１の選択
手段９は、例えばロータリースイツチ等で構成さ
れ、選択可能な送電線の数に相当する接点と、こ
の接点の出力信号線と、OVに接続された共通端
子とからなり、整定対象の送電線を選択すること
により共通端子と選択された接点とが接続され
て、その出力信号線の信号が「０」として出力さ
れる。また、第２の選択手段１０も前記第１の選
択手段９と同様であつて、リレー要素接点と接点
の信号線及び共通端子とからなつている。

〔背景技術の問題点〕

上記した第１図に示される従来装置によれば、
整定しよとするリレー要素の整定操作は、まず、
第１の選択手段によつて該当リレー要素が属する
送電線を選択し、次に第２の選択手段によつて複
数のリレー要素の中から該当リレー要素を選択す
ることができ、したがつて整定部を小型にするこ
とができる。

しかし、以上にような構成を有する従来装置は
以下の如き欠点を有している。

即ち、第１の選択手段によつて選択される送電
線の全て、もしくはその一部において夫々同一整
定値のリレー要素がある場合には、その同一整定
値のリレー要素については、一括して整定操作を
行なうことが保守及び運用を容易にするために望
ましい。

ところで、平行２回線送電線保護における距離
リレー要素の整定では、２回線送電線が平衡して
いる場合には、各リレー要素について両回線とも
同一整定を行なうことが可能であるが、２回線送
電線にＴ分岐負荷が接続されているような場合に
は、第１及び第２の各回線で夫々異なる整定が必
要となる。したがつて標準的な装置を考えるとき
に、前記した同一整定が可能な場合と個別整定が
必要となる場合とのいずれにも対応できることが
必要となる。しかしながら従来装置によると、第
１の選択手段９によつて選択可能な全ての送電線
について、個々に整定を行なう必要がある回路構
成であるため、複数の送電線に対し一括して整定
操作が行なえず、整定操作の回数が増えて煩雑で
あり、このために整定作業が誤り易い。

このような整定方法では整定値の整定ミスを招
き易く、更にはリレーの誤動作及び誤不動作を生
ずる危険を有し、また、装置の標準化が困難であ
る。

〔発明の目的〕

本発明は上記問題点を解決することを目的とし
てなされたものであり、複数の電力系統設備のリ
レー要素が一括して収納されている場合におい
て、各電力系統設備毎の個々の場合であつても、
また、複数の電力系統設備一括の場合であつて
も、いずれも容易に整定操作が可能なデイジタル
保護継電器を提供することを目的としている。

〔発明の概要〕

本発明では複数の電力系統設備のうちから単一
または一括選択ができる第１の選択手段と、各電
力系統設備に適用されるリレー要素を選択できる
第２の選択手段とをもうけ、前記第１の選択手段
の出力が単一の電力系統設備を選択していること
を表わしている場合には、記憶部内にある該当設
備のリレー要素に対応したメモリ領域のアドレス
にのみ整定値を書込み、前記第１の選択手段の出
力が複数の電力系統設備を一括選択していりこと
を表わしている場合は、記憶部内にある各電力系
統設備のリレー要素に対応するメモリ領域内のメ
モリ全てに対して整定値を書込み記憶することの
より、単一の電力系統設備毎であつても、また一
括した複数の電力系統設備であつても整定操作が
行なえるようにしようとするものである。

〔発明の実施例〕

以下図面を参照して実施例を説明する。第２図
は本発明によるデイジタル保護継電器の一実施例
構成図であり、この場合整定部７に相当する部分
のみを示し、他の構成は第１図と同様である。し
たがつて第２図の符号７Ａは第１図の７に相当し
ている。図中の符号１３ないし１５は第１図に対
応している。なお、９Ａ、１０Ａは第１の選択手
段９及び第２の選択手段１０に、１１Ａはエンコ
ーダ回路COD１１に相当し、また１２Ａ、１２
Ｂは２分割された記憶部であつて１２に相当す
る。

そして本実施例では高抵抗接地系の２回線送電
線を保護対象とし、保護方式として短絡保護用は
３段階限時差動継電方式を、また地絡保護用は地
絡方向継電方式を採用した場合を示し、リレー要
素として短絡保護用に第１段にリアクタンス要素
（以下O₁と云う）第２段のリアクタンス要素（以
下O₂と云う）及びモーリレー要素（以下SUと云
う）を、また地絡保護用は地絡方向リレー要素
（以下DGと云う）をそなえている場合を説明す
る。

第２図において、第１の選択手段９Ａは第１の
回線、第２の回線及び両回線一括のうちから唯一
つを選択する手段であつて前記夫々の選択が各接
点Ｔ９１，Ｔ９２及びＴ９３に対応している。そ
して前記各接点Ｔ９１〜Ｔ９３からの各信号Ｓ９
１，Ｓ９２，Ｓ９３は選択回路（以下SELと云
う）１６に入力される。第２の選択手段１０Ａ，
O₁，O₂，SU及びDGの各リレー要素のうちから
唯一つの選択をする手段であり、夫々の選択が接
点Ｔ１０１，Ｔ１０２，Ｔ１０３及びＴ１０４に
対応している。前記各接点Ｔ１０１〜Ｔ１０４か
らの信号Ｓ１０１，Ｓ１０２，Ｓ１０３，Ｓ１０
４はCOD１１Ａに入力される。前記SEL１６は
第１の選択手段９Ａからの信号Ｓ９１〜Ｓ９３を
入力して選択信号Ｓ１６１及びＳ１６２を出力
し、その入力と出力との関係は第３図の符号関係
になる周知の回路である。

即ち、第１の選択手段９Ａから第１、第２の回
線及び両回線が一括選択されたとき、前記した
SEL１６の入力は夫々110，101，011となり、こ
のときの選択信号Ｓ１６１，Ｓ１６２は夫々10，
01，11となる。COD１１Ａは信号Ｓ１０１〜Ｓ
１０４を入力し、かつデータの重みをＳ１０４，
Ｓ１０３，Ｓ１０２，Ｓ１０１として純２進数コ
ードに変換して信号Ｓ１１Ａを出力する。即ち、
O₁，O₂、SU及びDGの各リレー要素が夫々選択
されたとき、COD１１Ａの入力は、1110，1101，
1011，0111であり、このときの信号Ｓ１１Ａは
夫々00，01，10，11となる。第１の記憶部１２Ａ
では前記SEL１６からの選択信号Ｓ１６１を選択
入力とし、前記COD１１Ａからの信号Ｓ１１Ａ
をアドレス値として夫々入力する。同じく第２の
記憶部１２Ｂでは前記SEL１６からの選択信号Ｓ
１６２を選択入力とし、前記COD１１Ａからの
信号Ｓ１１Ａをアドレス値として夫々入力する。

なお、上記した第１の選択手段９Ａはロータリ
ースイツチ等で構成され、選択可能数に相当する
接点Ｔ９１〜Ｔ９ｎと、この接点からの信号線に
よつて送出される信号Ｓ９１〜Ｓ９ｎ及びOVに
接続された共通端子T₀とからなり、整定対象の
送電線等の電力系統設備が選択されたとき、共通
端子T₀と選択された接点とが接続されて、その
出力信号が「０」として出力されるものである。
また第２の選択手段１０Ａの構成も前記第１の選
択手段９Ａと同じであり、各リレー要素接点Ｔ１
０１〜Ｔ１０ｎと信号Ｓ１０１〜Ｓ１０ｎ及び共
通端子T₀とからなつている。

次に動作を説明する。第２図において、第１の
選択手段９Ａによつて第１の回線が選択されたと
きは、信号Ｓ９３〜Ｓ９１は110となり、これを
受けたSEL１６の出力信号Ｓ１６１、Ｓ１６２は
10となつて第１の記憶部１２Ａが選択され、また
第２の選択手段１０Ａによつて各リレー要素O₁，
O₂，SU，DGが選択されたときCOD１１Ａが
夫々00，01，10，11となり、これがアドレスとな
るものであるため、第１の回線の各リレー要素に
関する整定値は第１の記憶部１２Ａの前記アドレ
ス領域に夫々記憶される。また第１の選択手段９
Ａによつて回線が選択されたときは信号Ｓ９３〜
Ｓ９１は101となり、これを受けたSEL１６の出
力信号Ｓ１６１，Ｓ１６２は01となつて第２の記
憶部１２Ｂが選択されるため、前記第１の回線の
場合と同様に、第２の回線の各リレー要素に関す
る整定値は第２の記憶部１２Ｂに記憶される。同
様に第１の選択手段９Ａによつて両回線一括が選
択されたときは、信号Ｓ９３〜Ｓ９１は011とな
り、SEL１６の出力信号Ｓ１６１，Ｓ１６２は11
となつて第１及び第２の記憶部１１Ａ，１１Ｂが
両方同時に選択され、第２の選択手段１０Ａによ
つて各リレー要素O₁，O₂SU，DGが選択された
ときのCOD１１Ａの出力Ｓ１１Ａが夫々00，01，
10，11となつて、これがアドレスとなるものであ
るため、第１及び第２の回線の各リレー要素に関
する両回線について同一の整定値は第１の記憶部
１２Ａの前記アドレス領域及び第２の記憶部１２
Ｂの前記アドレス領域の２個所に同時に書込まれ
て記憶される。

要するに各回線によつて異なつた整定を必要と
するリレー要素については第１の選択手段によつ
て、第１または第２の回線単独を夫々選択し、第
１の回線については第１の記憶部へ、また第２の
回線については第２の記憶部へ夫々アドレスが記
憶され、更に第２の選択手段から選択されたリレ
ー要素が各対応記憶部へ入力されるために各回線
毎の整定が可能となる。一方、両回線で同一の整
定を行なうリレー要素については第１の選択手段
によつて両回線一括が選択されて、第１及び第２
の記憶部に対して各アドレスが記憶され、更に第
２の選択手段によつて各リレー要素を選択するこ
とにより、両回線のリレー要素に同一の整定を行
なうことができる。

第４図は本発明によるデイジタル保護継電器の
他の実施例であり、前記第２図同様、整定部のみ
を示している。

本実施例ではSEL１６からの選択信号の一部を
アドレス信号として用い、残りをデータとして整
定値とともに記憶部に記憶するようにしたもので
ある。図中の符号１２Ｃは第１図の１２に相当
し、他の符号は第２図に対応している。

第４図において、SEL１６からの信号Ｓ１６１
は整定操作部１３からの信号Ｓ１３とともに記憶
部１２Ｃへ入力されて整定値とともに記憶され
る。また信号Ｓ１６２は最上位ビツトとして
COD１１Ａからの信号Ｓ１１Ａとともにアドレ
ス値として記憶部１２Ｃへ入力され、整定値を記
憶するアドレスを示す。その他の構成あ第２図と
同じである。

次に動作を説明する。第１の選択手段９Ａによ
つて第１の回線が選択されたときは、信号Ｓ９３
〜Ｓ９１は110となつて、SEL１６の出力信号Ｓ
１６１，Ｓ１６２は10となる。前記した通り信号
Ｓ１６２はアドレスの最上位ビツトであるため、
整定操作部１３からの整定値は記憶部１２Ｃのア
ドレスの最上位ビツトが「０」であるメモリ領域
に、「１」である信号Ｓ１６１とともに書込まれ
て記憶される。第１の選択手段９Ａによつて第２
の回線が選択されてときは、信号Ｓ９３〜Ｓ９１
は101となつてSEL１６の出力信号Ｓ１６１，Ｓ
１６２は01となるため、整定操作部１３からの整
定値は記憶部１２Ｃのアドレスの最上位ビツトが
「１」であるメモリ領域に「０」である信号Ｓ１
６１とともに書込まれて記憶される。また第１の
選択手段９Ａによつて両回線一括が選択されたと
きは、信号Ｓ９３〜Ｓ９１は011となつて、SEL
１６の出力信号Ｓ１６１，Ｓ１６２は11となるた
め、整定操作部１３からの整定値は記憶部１２Ｃ
のアドレスの最上位ビツトが「１」であるメモリ
領域に「１」である信号Ｓ１６１とともに書込ま
れて記憶される。

第５図は記憶部におけるアドレスと記憶した信
号及び整定値の組合せ図である。この第５図によ
つて更に説明すると、第１の回線の整定値はアド
レスの最上位ビツトが「０」であるメモリ領域に
信号Ｓ１６１が「１」の状態で書込まれ、同ーじ
く第２の回線の整定値はアドレスの最上位ビツト
が「１」であるメモリ領域に信号Ｓ１６１が
「０」の状態で書込まれ、更に両回線一括の整定
値はアドレスの最上位ビツトが「１」であるメモ
リ領域に信号Ｓ１６１が「１」の状態で書込まれ
る。そして両回線一括の整定値の場合には、演算
処理部１２Ｃによつてアドレスの最上位ビツトが
「１」のメモリ領域から「０」のメモリ領域へ整
定値を転送することにより、一括整定した第１の
回線及び第２の回線の各リレー要素は同一の整定
値をもつことになる。

第６図は演算処理部における処理のためのフロ
ーチヤートである。先ず、ステツプ17においては
最上位ビツトが「１」である各アドレスに記憶さ
れているデータに対して整定値及び信号Ｓ１６１
を読み出し、ステツプ18において信号Ｓ１６１が
「０」の場合には、その整定値は第２回線のもの
であるため、そのアドレスの処理は終る。しかし
信号Ｓ１６１が「１」の場合はステツプ19へ移つ
て最上位ビツトが「０」で他のビツトは同一のア
ドレスに対してステツプ17で読出した整定値及び
信号Ｓ１６１を書込み、ステツプ20で最上位ビツ
トが「１」である元のアドレスの信号Ｓ１６１を
「０」にかえてそのアドレスの処理を終る。以上
に手順をアドレスが100〜111に対して行なうこと
により、アドレスの最上位ビツトが「１」のメモ
リ領域に書込まれた両回線一括選択による整定値
が、アドレスの最上位ビツトが「０」のメモリ領
域に転送され、また一括選択による整定値である
とを示していた信号Ｓ１６１も「１」から「０」
に書きかえることにより、演算処理部１２Ｃの上
記処理後は、記憶部１２Ｃに記憶されている整定
値及び信号Ｓ１６１は第１及び第２の回線を別々
に整定した場合と同じ状態になる。上記した演算
処理部の処理により第１または第２の回線単独で
も、また両回線一括の場合でも整定操作が可能と
なる。

第７図は本発明によるデイジタル保護継電器の
更に他の実施例であり、前記同様に整定部のみを
示している。図中の符号は第２図及び第４図と対
応しており、整定部７Ｃは第２図の７Ａ及び第４
図の７Ｂに、また記憶部１２Ｄは第４図の１２Ｃ
に相当する。

本実施例ではSELからの信号を入力するとによ
り、第１の回線及び第２の回線が夫々記憶される
メモリ領域を記憶部内にもうけ、各回線が単独に
選択された場合には各回線毎の所定メモリ領域に
記憶すると共に、両回線が選択された場合には前
記各メモリ領域に順時に書込むようにしたもので
ある。

第７図において、SEL１６からの選択信号Ｓ１
６１及びＳ１６２は記憶部１２Ｄに対して制御信
号として入力される。そして記憶部１２Ｄは信号
Ｓ１６１、Ｓ１６２が10の場合（第１の回線の選
択時）は、アドレスの最上位ビツトが「０」であ
るメモリ領域に整定操作部１３からの整定値を書
込み（第８図のアドレス000〜011）、信号Ｓ１６
１，Ｓ１６２が01の場合（第２の回線の選択時）
は、アドレスの最上位ビツトが「１」であるメモ
リ領域に整定操作部１３からの整定値を書込む
（100〜111）。また信号Ｓ１６１，Ｓ１６２が11の
場合（２回線選択時）は、アドレスの最上位ビツ
トが「０」であるメモリ領域及び最上位ビツトが
「１」であるメモリ領域の２つの領域に対して、
整定操作部１３からの整定値を順次書込むように
構成されている。他の部分の構成は第２図及び第
４図で示した実施例の場合と同じである。上記し
た如く第１及び第２の各回線単独でも、両回線一
括でも第８図に示すアドレスに対して整定操作が
可能である。

第９図は本発明によるデイジタル保護継電器の
更に他の実施例であり、整定部内の第１の選択手
段及び選択回路のみを示している。

本実施例ではロータリースイツチで構成されて
いた第１の選択手段を２個のトグルスイツチによ
つて構成しようとするものである。図中の符号９
Ｂは前記各実施例の９Ａに、また１６Ａは１６に
夫々相当している。

第９図において、第１の選択手段９Ｂは被保護
対象の２回線のうちの１回線または両回線を選択
する手段であつて、トグルスイツチSW１が第１
の回線に、またトグルスイツチSW２が第２の回
線に対応し、前記各トグルスイツチSW１，SW
２からの信号Ｓ９１Ｂ，Ｓ９２ＢはSEL１６Ａに
夫々入力される。そして前記各トグルスイツチ
SW１，SW２は夫々第１及び第２の回線が選択
されたとき「閉」となり、第１の回線が選択され
た場合には、信号Ｓ９２Ｂ，Ｓ９１Ｂは10、第２
の回線が選択された場合には01、第１及び第２の
両回線が選択された場合には00となる。SEL１６
Ａは第１の選択手段９Ｂからの信号Ｓ９１Ｂ，Ｓ
９２Ｂを夫々入力して選択信号Ｓ１６１及びＳ１
６２を出力することは前記した各実施例の場合と
同様である。また入力と出力との関係も第８図と
同様である。その他の構成も前記各実施例と同様
である。

次に動作を説明する。先ず、第１の回線のみを
選択する場合は、トグルスイツチSW１を「閉」
とし、SW２を「開」とすることにより、信号Ｓ
９１Ｂ，Ｓ９２Ｂは01となるため、SEL１６Ａの
出力信号Ｓ１６１，Ｓ１６２は10となる。同じく
第２の回線のみを選択する場合には、トグルスイ
ツチSW１を「開」とし、SW第２を「閉」とす
ることにより、信号Ｓ９１Ｂ，Ｓ９２Ｂは10とな
るため、SEL１６Ａの出力信号Ｓ１６１，Ｓ１６
２は01となる。また第１及び第２の各回線を一括
して選択する場合は、トグルスイツチSW１及び
SW２を共に「閉」とすることにより、信号Ｓ９
１Ｂ，Ｓ９２Ｂは00となるため、SEL１６Ａの出
力信号Ｓ１６１，Ｓ１６２は11となる。他の部分
の動作は前記各実施例の場合と同様である。なお
第１０図は選択回路における入力信号との対応図
である。

第１１図は本発明によるデイジタル保護継電器
の更に他の実施例であり、前記各実施例同様に整
定部のみを示している。図中の符号７Ｄは第２図
の７Ａに、同じく９Ｃは第２図の９Ａに相当す
る。

本実施例では常閉のトグルスイツチ２個の開閉
操作によつて選択信号を導出し、第１の選択手段
を用いたロータリースイツチと選択回路とを省略
しようとするものである。

第１１図において、第１の選択手段９Ｃは被保
護対象の２回線のうちのいずれか１回線、または
両回線を選択する手段であつて２個の常閉トグル
スイツチSW３，SW４からなる。ここでトグル
スイツチSW３が第１の回線に、またトグルスイ
ツチSW４が第２の回線に対応し、前記トグルス
イツチSW３及びSW４からの信号Ｓ９１Ｃ，Ｓ
９２Ｃは第２図における選択信号Ｓ１６１，Ｓ１
６２と夫々同様に、第１及び第２の記憶部１２Ａ
及び１２Ｂに入力される。そして各トグルスイツ
チSW３，SW４は夫々第１及び第２の回線が選
択されたとき「開」となり、信号Ｓ９１Ｃ，Ｓ９
２Ｃは第１の回線が選択された場合には10、第２
の回線が選択された場合には01、第１及び第２の
両回線が選択された場合には11となる。他の部分
の構成及び動作は第２図に示した実施例と同様で
ある。

上記実施例では第１の選択手段がロータリース
イツチまたはトグルスイツチ構成とし、第２の選
択手段がロータリースイツチ構成であるとして説
明したが、これに限定されるものではなく、複数
の選択要素の中から唯一つが選択できるスイツチ
構成であれば良いことは明らかである。

また記憶部に対して整定値を書込むに際し、ハ
ードウエアによつて自動的に行なう場合について
説明したが、これに限定されるものではなく、整
定操作部からの整定値と、書込スイツチからの信
号と、第１及び第２の各選択手段からの信号を入
力装置を介して演算処理部へ取込み、前記したハ
ードウエアの機能をプログラムによつて実現でき
ることは云うまでもない。

更に、上記説明では２回線送電線を保護対象と
して述べているが、夫々複数の整定要素を有する
複数の電力系統設備を保護対象とする場合であれ
ば、いずれの場合も適用可能であることは勿論で
ある。

〔発明の効果〕

以上説明した如く、本発明によれば複数の電力
系統設備の中から単一または一括した電力系統設
備を選択する第１の選択手段と、各電力系統設備
に適用される複数のリレー要素のうちから１つを
選択する第２の選択手段と、前記第１の選択手段
からの出力を選択された電力系統設備に対応した
選択信号に変換する選択回路とをもうけ、第１の
選択手段によつて選択された特定の電力系統設備
に対して、適用されるリレー要素の整定値を記憶
するメモリ領域を選択し、第２の選択手段によつ
て選択される各リレー要素を特定しかつアドレス
値を出力することにより、選択された１つまたは
複数のメモリ領域内の各アドレスに対して、整定
操作部からの整定値を記憶できるよう構成したの
で、複数の電力系統設備のリレー要素を収納して
いる場合において、各単一の電力系統設備毎で
も、また一括した複数の電力系統設備の場合であ
つても容易に整定操作が行なえ、整定ミスを防止
することができるばかりか、装置の標準化が可能
なデイジタル保護継電器を提供できる。

【図面の簡単な説明】

第１図は従来のデイジタル保護継電器の構成
図、第２図は本発明によるデイジタル保護継電器
の整定部の一実施例構成図、第３図は選択回路に
おける入力信号と出力信号との対応図、第４図は
整定部の他の実施例構成図、第５図は記憶部にお
けるアドレスと記憶した信号及び整定値の組合せ
図、第６図は演算処理部における処理を示すフロ
ーチヤート、第７図は整定部の他の実施例構成
図、第８図は記憶部における整定値とアドレスと
の組合せ図、第９図は整定部内の第１の選択手段
及び選択回路の他の実施例構成図、第１０図は選
択回路における入力信号と出力信号との対応図、
第１１図は整定部の更に他の実施例構成図であ
る。 １……フイルタ回路、２……サンプルホールド
回路、３……マルチプレクサ回路、４……アナロ
グ／デイジタル変換回路、５……ダイレクトメモ
リアクセス制御回路、６……演算処理装置、７，
７Ａ，７Ｂ，７Ｃ，７Ｄ……整定部、８……リレ
ー出力、９，９Ａ，９Ｂ，９Ｃ……第１の選択手
段、１０，１０Ａ……第２の選択手段、１１，１
１Ａ……エンコーダ回路、１２，１２Ａ，１２
Ｂ，１２Ｃ，１２Ｄ……記憶部、１３……整定操
作部、１４……書込みスイツチ、１５……バス、
１６……選択回路、SW１，SW２，SW３，SW
４……トグルスイツチ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の電力系統設備に対して同一もしくは異
   なる整定値が整定される複数のリレー要素と、前
   記各リレー要素に対して整定値を設定する整定操
   作部と、各リレー要素の選択に応じて整定操作部
   からの出力を記憶する記憶部と、前記記憶部に対
   して整定値を書込むための書込スイツチと、前記
   複数の電力系統設備のうちからいずれかの１つを
   選択または複数を一括して選択できる第１の選択
   手段と、前記各リレー要素のうちから整定操作を
   行なうリレー要素を選択する第２の選択手段とか
   らなるデイジタル保護継電器において、前記第１
   の選択手段からの出力を入力してこの信号が前記
   複数の電力系統設備のうちのいずれを選択したの
   か一括選択かを弁別することによりコード化され
   た出力を導出する選択回路と、前記第２の選択手
   段からの出力を入力して選択されたリレー要素に
   対応したアドレス信号を出力する符号変換回路
   と、前記選択回路及び符号変換回路からの出力が
   分割されて夫々入力される第１の記憶部及び第２
   の記憶部とを夫々そなえ、選択された電力系統設
   備が単一である場合は所定の一方の記憶部内にあ
   る該当メモリ領域に記憶すると共に、選択された
   電力系統設備が複数一括である場合は全ての記憶
   部内のメモリ領域に記憶することを特徴とするデ
   イジタル保護継電器。 ２ 複数の電力系統設備に対して同一もしくは異
   なる整定値が整定される複数のリレー要素と、前
   記各リレー要素に対して整定値を設定する整定操
   作部と、各リレー要素の選択に応じて整定操作部
   からの出力を記憶する記憶部と、前記記憶部に対
   して整定値を書込むための書込スイツチと、前記
   複数の電力系統設備のうちのいずれか１つを選択
   または複数を一括して選択できる第１の選択手段
   と、前記各リレー要素のうちから整定操作を行な
   うリレー要素を選択する第２の選択手段とからな
   るデイジタル保護継電器において、前記第１の選
   択手段からの出力を入力してこの信号が前記複数
   の電力系統設備のうちずれかを選択したのか一括
   選択かを弁別することによりコード化された出力
   を導出する選択回路と、前記第２の選択手段から
   の出力を入力して選択されたリレー要素に対応し
   たアドレス信号を出力する符号変換回路と、前記
   選択回路及び符号変換回路からの出力が夫々入力
   される単一の記憶部とを夫々そなえ、前記記憶部
   は選択回路からのコード化された出力の最上位ビ
   ツトをアドレスとし、他のビツトを整定値ととも
   に記憶することを特徴とするデイジタル保護継電
   器。 ３ 複数の電力系統設備に対して同一もしくは異
   なる整定値が整定される複数のリレー要素と、前
   記各リレー要素に対して整定値を設定する整定操
   作部と、各リレー要素の選択に応じて整定操作部
   からの出力を記憶する記憶部と、前記記憶部に対
   して整定値を書込むための書込スイツチと、前記
   複数の電力系統設備のうちのいずれか一つを選択
   または複数を一括して選択できる第１の選択手段
   と、前記各リレー要素のうちから整定操作を行な
   うリレー要素を選択する第２の選択手段とからな
   るデイジタル保護継電器において、前記第１の選
   択手段からの出力を入力してこの信号が電力系統
   設備の単一選択か一括選択かを弁別することによ
   りコード化された制御信号を導出する選択回路
   と、前記第２の選択手段からの出力を入力して選
   択されたリレー要素に対応したアドレス信号を出
   力する符号変換回路と、前記選択回路及び符号変
   換回路からの出力が夫々入力される単一の記憶部
   とを夫々そなえ、前記記憶部は選択回路からのコ
   ード化された制御信号の最上位ビツトをアドレス
   信号としてアドレス領域を分割し、電力系統設備
   の単一選択の場合は所定の該当メモリ領域に記憶
   すると共に、電力系統設備の一括選択の場合は分
   割された各メモリ領域に記憶することを特徴とす
   るデイジタル保護継電器。 ４ 複数の電力系統設備に対して同一もしくは異
   なる整定値が整定される複数のリレー要素と、前
   記各リレー要素に対して整定値を設定する整定操
   作部と、各リレー要素の選択に応じて整定操作部
   からの出力を記憶する記憶部と、前記記憶部に対
   して整定値を書込むための書込スイツチと、前記
   複数の電力系統設備のうちのいずれか１つを選択
   または複数を一括して選択できる第１の選択手段
   と、前記各リレー要素のうちから整定操作を行な
   うリレー要素を選択する第２の選択手段とからな
   るデイジタル保護継電器において、前記第１の選
   択手段としてもうけた常閉接点を有する複数個の
   トグルスイツチと、前記第２の選択手段からの出
   力を入力して選択されたリレー要素に対応したア
   ドレス信号を出力する符号変換回路と、前記トグ
   ルスイツチからのオン・オフ出力及び符号変換回
   路からの出力が分割されて夫々入力される第１の
   記憶部及び第２の記憶部とを夫々そなえ、選択さ
   れた電力系統設備が単一である場合は所定の一方
   の記憶部内にある該当メモリ領域に記憶すると共
   に、選択された電力系統設備が複数一括である場
   合は全ての記憶部内のメモリ領域に記憶すること
   を特徴とするデイジタル保護継電器。