JPS6095666A - インタフエ−ス制御方法 - Google Patents
インタフエ−ス制御方法Info
- Publication number
- JPS6095666A JPS6095666A JP20229983A JP20229983A JPS6095666A JP S6095666 A JPS6095666 A JP S6095666A JP 20229983 A JP20229983 A JP 20229983A JP 20229983 A JP20229983 A JP 20229983A JP S6095666 A JPS6095666 A JP S6095666A
- Authority
- JP
- Japan
- Prior art keywords
- message
- interface
- input
- output control
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はデータ処理装置間のインクフェース制御方式に
係り、特に米国規格委員会ＡＮＳＩ−Ｘ３Ｔ９．２／８
２−２に開示されるＳＣ３ｉＳＣ５１（Ｓ Ｃｏｍｐｕ
ｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ ）におい
て１最も有効に機能し得るインタフェース制御方法に関
する。
係り、特に米国規格委員会ＡＮＳＩ−Ｘ３Ｔ９．２／８
２−２に開示されるＳＣ３ｉＳＣ５１（Ｓ Ｃｏｍｐｕ
ｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ ）におい
て１最も有効に機能し得るインタフェース制御方法に関
する。
（ｂ）従来技術と問題点
米国規格委員会ＡＮＳ Ｉ・Ｘ３Ｔ９．２／８２−２に
開示される５Ｃ３ｉに基づくインタフェースを用いるデ
ータ処理システムの構成例を第１図に示す。１，２は中
央処理装置で３．４．５は入出力制御装置であり、６は
これらの装置間を接続するインタフェース（ＳＣ３ｉ）
である。第２図は従来の典型的なインタフェースシーケ
ンスを示ず状態遷移図である。今例えば第１図の中央処
理装置１が入出力制御装置３の配下にある入出力袋Ｗ（
図示せず）をアクセスする場合の動作を第２図を用いて
説明する。ＦＲＥＥはインクフェースが未使用の状態を
示す。この時中央処理装置１はシーケンスＡＲＢ ｉＴ
を実行してインタフェースの使用権を確立した後、シー
ケンスＳＥＬで入出力制御装置３を選択する。そしてシ
ーケンスＭＳＧ ＯＵＴによりアクセスすべき入出力装
置を選択するためのメソセージを送出する。入出力制御
装置３は実行すべき命令を中央処理装置１からシ−ケン
スＣＭＤにより受領し、シーケンスＤＡＴＡで実行して
から、その実行結果をシーケンス５ＴＡＴＵＳにより中
央処理装置１に送出する。その後シーケンスＭＳＧ Ｉ
Ｈにより処理終了通知を中央処理装置１に通知してＦＲ
ＥＥの状態に戻る。
開示される５Ｃ３ｉに基づくインタフェースを用いるデ
ータ処理システムの構成例を第１図に示す。１，２は中
央処理装置で３．４．５は入出力制御装置であり、６は
これらの装置間を接続するインタフェース（ＳＣ３ｉ）
である。第２図は従来の典型的なインタフェースシーケ
ンスを示ず状態遷移図である。今例えば第１図の中央処
理装置１が入出力制御装置３の配下にある入出力袋Ｗ（
図示せず）をアクセスする場合の動作を第２図を用いて
説明する。ＦＲＥＥはインクフェースが未使用の状態を
示す。この時中央処理装置１はシーケンスＡＲＢ ｉＴ
を実行してインタフェースの使用権を確立した後、シー
ケンスＳＥＬで入出力制御装置３を選択する。そしてシ
ーケンスＭＳＧ ＯＵＴによりアクセスすべき入出力装
置を選択するためのメソセージを送出する。入出力制御
装置３は実行すべき命令を中央処理装置１からシ−ケン
スＣＭＤにより受領し、シーケンスＤＡＴＡで実行して
から、その実行結果をシーケンス５ＴＡＴＵＳにより中
央処理装置１に送出する。その後シーケンスＭＳＧ Ｉ
Ｈにより処理終了通知を中央処理装置１に通知してＦＲ
ＥＥの状態に戻る。
第３図は第２図のシーケンスＭＳＧ ＩＨにおけるイン
タフェース信号の状態を示し、Ａで示す区間がシーケン
スＭＳＧ ＩＮに対応しＢで示す区間はインタフェース
未使用状態のＦＲＥＥに対応する。又第４図はインタフ
ェースを構成する信号線を示す図で第３図に関するもの
のみを示す。
タフェース信号の状態を示し、Ａで示す区間がシーケン
スＭＳＧ ＩＮに対応しＢで示す区間はインタフェース
未使用状態のＦＲＥＥに対応する。又第４図はインタフ
ェースを構成する信号線を示す図で第３図に関するもの
のみを示す。
入出力制御装置３はＩ／Ｃ）、Ｃ／Ｄ、ＭＳＧ（７）各
信号線をオンとしてシーケンスがＭＳＧ ＩＨの状態で
あることを表示する。そしてデータバスＤＢＯ−７．Ｐ
線上に８ビツトのデータとパリティピッ１〜からなる処
理終了通知のメソセージを送出し、ＲＥＱ信号線をオン
として該メソセージの受け取りを中央処理装置１に要求
する。中央処理装置１は該メンセージを受領するとＡＣ
Ｋ信号線をオンとして応答信号を入出力制御装置３に返
す。
信号線をオンとしてシーケンスがＭＳＧ ＩＨの状態で
あることを表示する。そしてデータバスＤＢＯ−７．Ｐ
線上に８ビツトのデータとパリティピッ１〜からなる処
理終了通知のメソセージを送出し、ＲＥＱ信号線をオン
として該メソセージの受け取りを中央処理装置１に要求
する。中央処理装置１は該メンセージを受領するとＡＣ
Ｋ信号線をオンとして応答信号を入出力制御装置３に返
す。
このＡＣＫ信号線がオンとなったことで入出力制御装置
３はＲＥＱ信号線をオフとし、ＡＣＫ信号を受領したこ
とを中央処理装置１に通知する。その後中央処理装置１
がＡＣＫ信号線をオフにすることを待ってから、入出力
制御装置３は■１０゜Ｃ／Ｄ、ＭＳＧの各信号線をオフ
としてインクフェースはＢで示す未使用状態のＦＲＥＥ
に戻る。
３はＲＥＱ信号線をオフとし、ＡＣＫ信号を受領したこ
とを中央処理装置１に通知する。その後中央処理装置１
がＡＣＫ信号線をオフにすることを待ってから、入出力
制御装置３は■１０゜Ｃ／Ｄ、ＭＳＧの各信号線をオフ
としてインクフェースはＢで示す未使用状態のＦＲＥＥ
に戻る。
ＡＴＮ信号線はこの場合中央処理装置１が入出力制御装
置３に送出したいメ・７セージがある場合、その旨を表
示する信号線であるが従来方式では使用されていない。
置３に送出したいメ・７セージがある場合、その旨を表
示する信号線であるが従来方式では使用されていない。
上記の如く、この従来方式では一連のシーケンスが終了
すると必ずＦＲＥＥの状態に戻るため、中央処理装置１
がシーケンスＭＳＧ ＩＮの時点で同一の入出力制御装
置３に対する新たな起動要求を保留している場合であっ
ても、再度シーケンスＡＲＢ ｉＴとＳＥＬを実行しな
ければならないため、インクフェースの使用効率が低下
し処理時間が長くなるという欠点がある。
すると必ずＦＲＥＥの状態に戻るため、中央処理装置１
がシーケンスＭＳＧ ＩＮの時点で同一の入出力制御装
置３に対する新たな起動要求を保留している場合であっ
ても、再度シーケンスＡＲＢ ｉＴとＳＥＬを実行しな
ければならないため、インクフェースの使用効率が低下
し処理時間が長くなるという欠点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除くため、前記ＡＮＳＩの標
準インタフェース規格と互換性を維持し得ると共にイン
クフェース使用効率を向上させ処理時間の短縮を計る新
たなインタフェースシーケンスを用いたインタフェース
制御方法を提供することにある。
準インタフェース規格と互換性を維持し得ると共にイン
クフェース使用効率を向上させ処理時間の短縮を計る新
たなインタフェースシーケンスを用いたインタフェース
制御方法を提供することにある。
（ｄ）発明の構成
本発明の構成は米国規格委員会ＡＮＳＩ−Ｘ３Ｔ９．２
／８２ｆ−２に開示される５Ｃ３ｉを用いるインクフェ
ースにおいて、第１の装置が第２の装置からの処理終了
通知のメソセージを受領した時点で、前記第１の装置が
第２の装置に対する新たな起動要求を保持している場合
、前記第１の装置は前記処理終了通知のメソセージに対
する受領通知信号の解除に先立って前記第２の装置に対
するメソセージ保有を示す信号を送出して前記インタフ
ェースの継続使用を可能とするものである。
／８２ｆ−２に開示される５Ｃ３ｉを用いるインクフェ
ースにおいて、第１の装置が第２の装置からの処理終了
通知のメソセージを受領した時点で、前記第１の装置が
第２の装置に対する新たな起動要求を保持している場合
、前記第１の装置は前記処理終了通知のメソセージに対
する受領通知信号の解除に先立って前記第２の装置に対
するメソセージ保有を示す信号を送出して前記インタフ
ェースの継続使用を可能とするものである。
（ｅ）発明の実施例
第５図は本発明の一実施例を説明するシーケンスＭＳＧ
ＩＮからシーケンスＭＳＧ ＯＵＴに移行するインタ
フェース信号の状態を示す。八゛で示す区間はシーケン
スＭＳＧ ＩＨに対応しＣで示す区間はシーケンスＭＳ
Ｇ ＯＵＴに対応する。入出力制御装置３はＩｌｏ、Ｃ
／Ｄ、ＭＳＧの各信号線をオンとしてシーケンスがＭＳ
Ｇ ＩＮの状態であることを表示する。そしてデータバ
スＤＢＯ−７．Ｐ線上に８ビツトのデータとパリティビ
ットからなる処理終了通知のメソセージを送出し、ＲＥ
Ｑ信号線をオンとして該メソセージの受け取りを中央処
理装置１に要求する。中央処理装置１は該メンセージを
受領するとＡＣＫ信号線をオンとして応答信号を入出力
制御装置３に返す。そしてＡＣＫ信号線をオフにする前
にＡＴＮ信号線をオンとして入出力制御装置３に対し中
央処理装置１が送出すべきメソセージがあることを通知
する。従って入出力制御装置３はシーケンスＭＳＧ Ｉ
Ｎの区間Ａ”の終了時点でＡＴＮ信号の有無を確実に検
出することが出来る。入出力制御袋Ｎ３はＡＴＮ信号を
検出するとＩ１０信号線をオフとしてデータバスＤＢＯ
−７．Ｐ上のデータの流れが令名の入出力制御装置３か
ら中央処理装置１に向かっていたものが中央処理装置１
から人出力制御装置３の方向に替わったことを示すこと
で中央処理装置１の要求を受け入れることを表示する。
ＩＮからシーケンスＭＳＧ ＯＵＴに移行するインタ
フェース信号の状態を示す。八゛で示す区間はシーケン
スＭＳＧ ＩＨに対応しＣで示す区間はシーケンスＭＳ
Ｇ ＯＵＴに対応する。入出力制御装置３はＩｌｏ、Ｃ
／Ｄ、ＭＳＧの各信号線をオンとしてシーケンスがＭＳ
Ｇ ＩＮの状態であることを表示する。そしてデータバ
スＤＢＯ−７．Ｐ線上に８ビツトのデータとパリティビ
ットからなる処理終了通知のメソセージを送出し、ＲＥ
Ｑ信号線をオンとして該メソセージの受け取りを中央処
理装置１に要求する。中央処理装置１は該メンセージを
受領するとＡＣＫ信号線をオンとして応答信号を入出力
制御装置３に返す。そしてＡＣＫ信号線をオフにする前
にＡＴＮ信号線をオンとして入出力制御装置３に対し中
央処理装置１が送出すべきメソセージがあることを通知
する。従って入出力制御装置３はシーケンスＭＳＧ Ｉ
Ｎの区間Ａ”の終了時点でＡＴＮ信号の有無を確実に検
出することが出来る。入出力制御袋Ｎ３はＡＴＮ信号を
検出するとＩ１０信号線をオフとしてデータバスＤＢＯ
−７．Ｐ上のデータの流れが令名の入出力制御装置３か
ら中央処理装置１に向かっていたものが中央処理装置１
から人出力制御装置３の方向に替わったことを示すこと
で中央処理装置１の要求を受け入れることを表示する。
そしてＲＥＱ信号線をオンとしてメソセージの送信を中
央処理装置１に要求する。中央処理装置１ばそれに応答
してＡＣＫ信号線をオンとし、データバスＤＢＯ−７，
Ｐにメソセージを送出する。これは第２図のシーケンス
ＭＳＧ ＣＩＵＴを実行したこととなる。従ってシーケ
ンスＡＲＢ ｉＴとＳＥＬを省略し得たことを示す。
央処理装置１に要求する。中央処理装置１ばそれに応答
してＡＣＫ信号線をオンとし、データバスＤＢＯ−７，
Ｐにメソセージを送出する。これは第２図のシーケンス
ＭＳＧ ＣＩＵＴを実行したこととなる。従ってシーケ
ンスＡＲＢ ｉＴとＳＥＬを省略し得たことを示す。
前記ＡＮＳＩの標準インタフェース規格では前記中央処
理装置１からのＡＴＮ信号に対する入出力制御装置３の
応答は義務づけられζいない。従って入出力制御装置３
は第３図に示す如＜Ｉｌｏ。
理装置１からのＡＴＮ信号に対する入出力制御装置３の
応答は義務づけられζいない。従って入出力制御装置３
は第３図に示す如＜Ｉｌｏ。
Ｃ／Ｄ、ＭＳＧの各信号線をオフとして前記ＡＴＮ信号
を無視しても良い。この場合中央処理装置１は直ちにＡ
Ｔ、Ｎ信号線をオフとし、インタフェースはＦＲＥＥの
状態に戻ることとなる。又入出力制御装置３は第５図Ｃ
の区間で受領したメツセージを拒否することが可能であ
り、これにより新たな起動動作を抑止することが出来る
。従って本発明を実施しても標準インタフェース規格互
換性を維持することが可能である。
を無視しても良い。この場合中央処理装置１は直ちにＡ
Ｔ、Ｎ信号線をオフとし、インタフェースはＦＲＥＥの
状態に戻ることとなる。又入出力制御装置３は第５図Ｃ
の区間で受領したメツセージを拒否することが可能であ
り、これにより新たな起動動作を抑止することが出来る
。従って本発明を実施しても標準インタフェース規格互
換性を維持することが可能である。
（ｆ）発明の詳細
な説明した如く、本発明はインクフェース使用権の争奪
、確立及び対象装置の選択といった比較的長い時間を必
要とするシーケンスを省略することが可能となるだけで
な（、他の装置によるインタフェース使用を抑止する効
果があるので特定処理を優先的に実行するような条件下
においてはインクフェースの使用効率を向上させ、且つ
処理時間の短縮を計ることが出来る。
、確立及び対象装置の選択といった比較的長い時間を必
要とするシーケンスを省略することが可能となるだけで
な（、他の装置によるインタフェース使用を抑止する効
果があるので特定処理を優先的に実行するような条件下
においてはインクフェースの使用効率を向上させ、且つ
処理時間の短縮を計ることが出来る。
第１図はデータ処理システムの構成例を示す図、第２図
は従来の典型的なインタフェースシーケンスを示す状態
遷移図、第３図は第２図のシーケンスＭＳＧ ＩＨにお
けるインタフェース信号の状態を示す図、第４図はイン
タフェースを構成する信号線を示す図、第５図は本発明
の一実施例を説明するシーケンスＭＳＧ ＩＮからシー
ケンスＭＳＧ ＯＵＴに移行するインタフェース信号の
状態を示す図である。 １．２は中央処理装置、３，４．５は入出力制御装置で
ある。 第 １ 図 第 ２ 図 第 ３ 図 ％４ｍ
は従来の典型的なインタフェースシーケンスを示す状態
遷移図、第３図は第２図のシーケンスＭＳＧ ＩＨにお
けるインタフェース信号の状態を示す図、第４図はイン
タフェースを構成する信号線を示す図、第５図は本発明
の一実施例を説明するシーケンスＭＳＧ ＩＮからシー
ケンスＭＳＧ ＯＵＴに移行するインタフェース信号の
状態を示す図である。 １．２は中央処理装置、３，４．５は入出力制御装置で
ある。 第 １ 図 第 ２ 図 第 ３ 図 ％４ｍ
Claims (1)
- インタフェースにおいて、第１の装置が第２の装置から
の処理終了通知のメソセージを受領した時点で、前記第
１の装置が第２の装置に対する新たな起動要求を保持し
ている場合、前記第１の装置は前記処理終了通知のメソ
セージに対する受領通知信号の解除に先立って前記第２
の装置に対するメソセージ保有を示す信号を送出して前
記インタフェースの継続使用を可能とすることを特徴と
するインタフェース制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20229983A JPS6095666A (ja) | 1983-10-28 | 1983-10-28 | インタフエ−ス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20229983A JPS6095666A (ja) | 1983-10-28 | 1983-10-28 | インタフエ−ス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6095666A true JPS6095666A (ja) | 1985-05-29 |
| JPS64737B2 JPS64737B2 (ja) | 1989-01-09 |
Family
ID=16455241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20229983A Granted JPS6095666A (ja) | 1983-10-28 | 1983-10-28 | インタフエ−ス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095666A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258432A (en) * | 1975-11-10 | 1977-05-13 | Nec Corp | Common bus control circuit |
| JPS56159750A (en) * | 1980-05-14 | 1981-12-09 | Toshiba Corp | Bus control system |
-
1983
- 1983-10-28 JP JP20229983A patent/JPS6095666A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258432A (en) * | 1975-11-10 | 1977-05-13 | Nec Corp | Common bus control circuit |
| JPS56159750A (en) * | 1980-05-14 | 1981-12-09 | Toshiba Corp | Bus control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS64737B2 (ja) | 1989-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4275440A (en) | I/O Interrupt sequencing for real time and burst mode devices | |
| EP1386219B1 (en) | Entering and exiting power managed states without disrupting accelerated graphics port transactions | |
| US5812875A (en) | Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations | |
| JPH0690699B2 (ja) | 割込インタフェース回路 | |
| JPH05282241A (ja) | バーストデータ転送装置および方法 | |
| JP2001524707A (ja) | コントローラの機能性を高めるためのファームウェアの使用 | |
| EP0465221A2 (en) | IEEE 488 Interface and message handling method | |
| US20070240011A1 (en) | FIFO memory data pipelining system and method for increasing I²C bus speed | |
| JPS6339072A (ja) | デ−タ処理システム | |
| US7366809B2 (en) | Pipelined stop, start, address byte, and data byte technique and circuit for I2C logic system | |
| JPS6095666A (ja) | インタフエ−ス制御方法 | |
| US7577877B2 (en) | Mechanisms to prevent undesirable bus behavior | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| RU2018944C1 (ru) | Устройство для сопряжения эвм с внешними объектами | |
| JPS5810226A (ja) | デ−タ処理装置 | |
| CN118689815A (zh) | 用于串行外设接口spi通信的方法及装置、spi通信设备 | |
| US7085864B1 (en) | Method and structure for handling packetized SCSI protocol data overruns in a multi-data channel host adapter | |
| JPS63192152A (ja) | デ−タ伝送方式 | |
| JPH103463A (ja) | プロセッサ間通信方法 | |
| JPS5922462A (ja) | 通信制御方式 | |
| KR20010054137A (ko) | 시스템 효율을 향상시키는 버스 제어방법 | |
| JPS6359181B2 (ja) | ||
| JPH04102955A (ja) | 割込み制御装置 | |
| JP2006048099A (ja) | データ転送装置、データ転送方法、および情報処理装置 | |
| JPS626557A (ja) | デ−タ伝送制御方式 |