JPS6098763A - 中間調表現方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明は、中間調表現方式に関するものであり、特に、
複数ドツトで構成される画素パターンを用いて中間調表
現を行う中間調表現方式に関り−るものである。

（従来技術） 従来の中間調表現方式には、組織的ディザ法等があり、
幅広の中間調の画像は複数ドツトで構成される画素パタ
ーンの繰り返しにより表現する方法がある。例えば、３
値デイザ法の２×２マトリクスを用いた中間調表現方式
を一例にとると、幅広の中間調の画像の表現は、第１図
に示されるある中間調表現マトリクスを第２図のように
繰り返すことで行なわれていた。

この場合、該幅広の中間調の画像は、第２図に示されて
いる縦方向の２線Ａ、Ｂの繰り返しから構成されている
ように見えてしまい、中間調の表現が十分に鮮明に行わ
れないという欠点があった。

（目的） 本発明の目的は、前記のように複数ドツトで構成される
画素パターンの繰り返しにより、中間調表現を行う装置
において。中間調の表現が改善された中間調表現方式を
提供することにある。

〈概要） 本発明の特徴は、画素を複数ドツトで構成することにＪ
：り中間調を表現する方式において、連続する同一中間
調レベルを１種類のラインパターンによって表現するよ
うにした点にある。

（実施例） 以下に、本発明を転写型感熱記録装置へ応用した実施例
で説明する。

３値デイザ法２×２マトリクスによって表現された中間
調が記録部で出力されるには、連続した２本の主走査方
向のラインを最低限必要とする、そして、全体の画像を
表現するには、この２本を１単位と゛して副走査方向に
繰り返し出力づ−ることで、その中間調が表現される。

第３図において、ａは送信されてきたパターン信号であ
り、スイッチＳ１により、主走査方向１ライン分ずつ交
互にラインバッフ７メモリ１ａ。

１ｂに書き込まれる。スイッチ＄２は、スイッチＳ１に
よって選択されているラインバッファメモリと異なる他
方のラインバッフ１メモリに接続され、前ラインのパタ
ーン信号を高速で読み出づ−０したがって、読み出され
たパターン信号すと、ラインバッファメモリ１ａ、１ｂ
に入力してくるパターン信号ａとのタイミングは、例え
ば、第４図に示されているようになる。すなわち、１ラ
イン分のパターン信号ａが、時間Ｔ１を要して送られて
くるとすると、該１ライン分のパターン信号ａが読み出
される時間Ｔ２は、Ｔｌより小さくなる。

このように、高速で読み出されたパターン信−号すが、
第５図の回路に入力してくる。

第５図において、主走査方向の印字信号であるパターン
信号すは、１ピツトずれ送られてくる。

そして、主走査方向１ライン分（１ラスタ分）の容量を
もつ第１のレジス、り２と第２のレジスタ３ヘ一時的に
保持される。この詩、第１のレジスタ２に入力Ｊるパタ
ーン信号１）は、１ピッ１〜遅延回路４を通るので、第
１および第２のレジスタ２゜３に保持されたパターン信
号は、主走査方向に１ドツト分だけずれた信号になって
いる。

５は、送られてくる主走査方向１ライン分のパターン信
号わが、奇数ラインの信号かあるいは偶数ラインの信号
かを検知する奇偶ライン検知回路である。該奇偶ライン
検知回路５は、たとえば、トグルフリップフロップから
構成されており、パターン信号すの１ラインに１個含ま
れている同期信号により、トリガされる。したがって、
該奇偶ライン検知回路５は、１ライン毎に、ハイおよび
ロウの信号を交互に出力し、これによって、第１および
第２の選択回路６および７が制御される。

８は主走査方向の１ライン分の容量をもつ偶数ラッチ回
路であり、９は同一の容量をもつ奇数ラッチ回路である
。

今、第１および第２のレジスタ２，３に、奇数ラインの
パターン信号が入力してきたとすると、偶数ラッチ回路
８には前ラインのパターン信号が保持されており、奇数
ラッチ回路９には前々ラインのパターン信号が保持され
ていることになる。

また、奇偶ライン検知回路５は奇数ラインの出ノ〕を出
し、第１および第２の選択回路６．７は奇数ラッチ回路
９を選択している。

このにうな状態において、図示されていないタイミング
回路からの信号により、適当なタイミングでゲート１０
が開かれ、第２のレジスタに保持された信号が比較回路
１１へ送られる。一方、第１の選択回路６によって選択
された奇数ランチ回路９に保持されている信号が比較回
路１１へ送られる。そして、比較回路９で両者が比較さ
れる。

比較の結果、一致した時には、比較回路１１から一致信
号が第３の選択回路１２へ送られる。これによって、該
選択回路、１２は、１ピツ１〜ずれたパターン信号を保
持する第１のレジスタ２を選択づる。一方、不一致の時
には比較回路１１から不一致信号が出力され、これによ
って、選択回路１２は第２のレジスタ３を選択する。な
お、ゲート１０を通った信号は再び第２のレジスタ３に
声き込まれている。

今、比較回路１１から一致信号が出力されたと覆ると、
第３の選択回路１２は、第１のレジスタ２を選択し、該
レジスタ２に保持された１ピツ１へずれたパターン信号
が、出力回路１３ど、前記第２の選択回路７へ送られる
。出力回路１３は、送られてきたパターン信号によって
駆動回路１４を制御する。駆動回路１４はサーマルヘッ
ド１ｂを、周知の方法で制御し、例えばインクドナーシ
ート１６を選択的に加熱する。これによって、記録紙１
７にパターン信号に応じた像が記録される。

一方、第２の選択回路７に入力した前記第１のレジスタ
２からのパターン信号は、該第２の選択回路が奇数ラッ
チ回路９を選択しているので、奇数ラッチ回路９に書き
込まれる。

次に、次ラインの偶数ラインのパターン信号すが、第１
および第２のレジスタ２，３に入力してきたとすると、
奇偶ライン検知回路５は、反転し、偶数ラインの信号を
出力する。これによって、第１および第２の選択回路は
、偶数ラッチ回路８を選択する。

続いて、適当なタイミングでゲート１０が開かれ、図示
されていないクロックにより、第２のレジスタ３に保持
されているパターン信号と偶数ラッチ回路８に保持され
ている前々ラインのパターン信号とが、比較回路１１で
比較される。そして、一致しておれば、比較回路１１か
らの一致信号にＪこり、前記第１のレジスタ２に保持さ
れている１ビツトずれたパターン信号が選択される。一
方、不一致であれば、第２のレジスタ３が選択される。

今、比較回路１１から「致信号が出力されたとすると、
前記の場合と同様の動作により、１ビツトずれたパター
ン信号が出力回路１３と偶数ラッチ回路８へ送られる。

したがって、出力回路１３からのパターン信号によって
、記録紙１７に記録された画像は、例えば、第６図に示
されている第３．第４列目のように、主走査方向に１ピ
ツ［へずれて転写される。

次に次々ラインの奇数ラインのパターン信号すが、第１
のレジスタ２，３．に入力してぎたどづると、奇数ラッ
チ回路９には１ビツトずれたパターン信号が保持されて
いるので、比較回路１１による、第２のレジスタ３のパ
ターン信号と該有数ラッチ回路９のパターン信号との比
較は、必ず不一致になる。したがって、第３の選択回路
１２は、第２のレジスタ３に保持されたパターン信号、
づ−なわち、１ビツトずれていない信号を選択し出）ｊ
する。このパターン信号は、出力回路１３に送られ、サ
ーマルヘッド１３によって記録紙１７に記録される。

この１ラインの像は、第５図の第５列目のように、前記
第３．第４列目のパターン像とは１ビツトずれた像にな
る。

以上のように、本実施例によれば、同一の中間調が、数
ライン以上にわたっであるような場合には、２ライン毎
に１ビツトずれて転写されるので、第５図を見れば明ら
かなように、１種類のラインパターンＣによって該中間
調が表現されることになる。したがって、中間調の表現
が改善された、良好な画質が得られる。

また、本実施例ににれは、２ライン毎にサーマルヘッド
の発熱部が変わるので、発熱抵抗体の蓄熱効果の影響を
受（プにくい。このため、蓄熱効果による画質の低下を
軽減することができる。

なお、前記の実施例では、第１および第２のレジスタの
容量を１ラインとして説明したが、これは１ラインに限
定されず、１ラインより小さくてもよい。このようにす
ると、１ラインよりり、０い幅の一様な中間調に対して
も、前記と同様の改善を行うことができる。

また、前記の実施例は転写型感熱記録方式を例にして説
明したが、本発明はこれに限定されることなく、直接感
熱記録方式、静電記録方式、インクシェド記録方式、レ
ーザ記録方式、放電破壊記録方式等のように、両信号を
ディジタル化して取扱う記録方式であれば、何にでも適
用することができる。

く効＠） 以上の説明から明らかなように、本発明によれば、つぎ
のような効果が達成される。

（１）　中間調が１種類のラインパターンによって表現
されるので、中間調の表現が改善された良好な画質が得
られる。

（２）２ライン毎にサーマルヘッド発熱部が変わるので
、蓄熱効果の影響を受けにくく、画質の低下を軽減する
ことができる。

【図面の簡単な説明】

第１図は３値デイザ法の２×２マトリクスによって表現
された中間調の画素パターンの一例を示す図、第２図は
第１図の画素パターンで表現された従来の中間調表現の
一例を示す図、第３図はパターン信号の書き込み速度と
読み出し速度を変える装置のブロック図、第４図は第３
図の信号のタイムヂャート、第５図は本発明の一実施例
のブロック図、第６図は本実施例によって表現された中
間調の一例を示す図である。 ２．３・・・第１、第２のレジスタ、４・・・１ビツト
遅延回路、５・・・奇偶ライン検知回路、６，７゜１２
・・・第１．第２．第３の選択回路、８．９・・・偶数
、奇数ラッチ回路、１１・・・比較回路代理人弁塀士　
平木通人　外１名

Claims (1)

【特許請求の範囲】
1. （１）パターン信号が書き込まれる第１のレジスタ、該
   パターン信号を１ビツトずらせた信号が書き込まれる第
   ２のレジスタ、奇数ラインの前パターン信号を記憶する
   奇数ラッチ回路、偶数ラインの前パターン信号を記憶す
   る偶数ラッチ回路、前記第１のレジスタと、前記奇数ラ
   ッチ回路または偶数ラッチ回路とを比較づる比較回路、
   および該比較回路による比較結果が一致した時には前記
   第２のレジスタを選択、不一致の時には前記第１のレジ
   スタを選択する選択回路を具備し、連続する同一中間調
   レベルを、１種類のラインパターンによって表現するよ
   うにしたことを特徴とする中間調表現方式。