JPS633467A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明は半導体装置に関するものであり、特に信号レ
ベルがきわめて小さい低温における動作に適した半導体
装置に関するものである。化合物半導体は、移動度が大
きいなどの利点があるために、低温領域で有望であるこ
とがわかっているが、このような化合物半導体の主な欠
点は、外部金属との界面における固有バリアで、信号が
小さい場合は特に有害である。また、間隔が短かく、構
造が薄いという構造配列上の欠点もある。

Ｂ、従来技術 エネルギー・ギャップの小さい化合物半導体、特にＩｎ
Ａｓおよびｌ　ｎＳｂは、望ましいキャリアの移動度を
有し、かつ伝導帯のエネルギー準位がフェルミ準位より
低いため、金属との界面にバリアが存在しないという利
点がある。

これらの材料を舎む低温超伝導構造の一般的な調査につ
いては”アメリカン・インステイテユート・才ブ・フィ
ジックス・コンファレンス・プロシーディング（Ａｍｅ
ｒｉｃａｎ　Ｉｎ５ｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃ
ｓＣｏｎｒｅｒｅｎｃｅ　Ｐｒｏｃｅｅｄｉｎｇｓ　）
　”　　Ｎｏ、　４４．１９７８年に報告されている。

超伝導を伴うｌ　ｎＡｓおよびｌ　ｎＳｂにおけるショ
ットキーおよび絶縁ゲート型電界効果トランジスタ（Ｉ
ＧＦＥＴ）構造が望ましいことは、”応用物理学会誌（
Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ、　）　”、５１（５）、
１９８０年５月に報告されている。

超伝導素子における近接した電極間隔の問題は、ｎ型１
　ｎＡｓ単結晶材料については”アプライドフィジック
ス・レター（Ａｐｐｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、　）
”４６（１）、１９８５年１月１日、ｐ、９２に、逆転
層を有するｎ型１　ｎＡｓ材料については”フィジカル
・レビュー・レターズ（Ｐｈｙｓｉｃａｌ　Ｒｅｖｉｅ
ｗＬｅｔｔｅｒｓ）　”、　　５４　（２２）、１９８
５年６月、ｐ、２４４９に報告されている。

超伝導単結晶３端子素子電界効果トランジスタで、チャ
ネルのソース電極およびドレイン電極と反対側に絶縁ゲ
ートを有するものについては、”アイ・イー・イー・イ
ー・エレクトロン・デバイス・レターズ（ｌ　ＥＥ　Ｅ
　　Ｅｌｅｃｔｒｏｎ　ＤｅｖｉｃｅＬｅｔｔｅｒｓ　
）　”、Ｖｏｌ、　ＥＤＬ−６，１９８５年６月、ｐ。

２９７に報告されている。

常温半導体技術では、米国特許第４５８３１０５号明細
書に開示されているように、電界効果トランジスタのゲ
ートとしてペテロ接合が用いられてきているが、この種
の用途に使う場合、低信号レベルでは、金属との境界面
のバリアの加重効果に対処する必要がある。

Ｃ０発明が解決しようとする問題点 従来技術では、バンド・ギャップの低い半導体が与える
はずの利点を得ようとしても、構造製作上の困難が伴っ
た。

Ｄ１問題点を解決するための手段 この発明は、バンド・ギャップの低い化合物半導体から
成るブレーナ層を高抵抗率部材（層）で支持するもので
あるから、低温下でも標準的ブレーナ技術を使用した半
導体装置の製造を可能にする。

Ｅ、実施例 第１図で、基板１はその上に高抵抗率の適応層２を有し
、さらにその上に層３が付着されている。

層３内には、格子定数が適応層２と同一または異なるバ
ンド・ギャップの低い化合物半導体を作成することがで
きる。適応層２には、バンド・ギャップがより高いドー
ピングされない半導体材料を使用して、必要な抵抗率を
持だ、せることができる。

層３の導通と平行な電流経路を避けることが必要である
。基板１は支持機能を有し、通常は抵抗率が１０７Ωｃ
ｍより大きい、いわゆる半絶縁性の補償形半導体材料で
作成する。適応層２は、不純物密度が１０１４原子／　
ｃ　ｃ未満の、ドーピングされない高純度材料を用いて
抵抗を高めた、１ミクロン程度の薄い層である。

バンド・ギャップの低い化合物半導体材料、たとえばＩ
ｎＡｓ、ＩｎＳｂ等、およびこれらの合金たとえばＧａ
　Ｉ　ｎＡｓ等は、キャリア移動度が高く、飽和ドリフ
ト速度が高く、表面フェルミ準位が伝導帯中またはその
付近で束縛されるという装置特性を有する。

この発明において、バンド・ギャップの低い半導体層３
を使用する利点は単結晶材料を用いる必要性が緩和され
ることである。通常、ＧａＡｓ等バンド・ギャップの大
きい材料では、フェルミ準位は、粒界のギャップ中央の
近傍に束縛され、キャリアの流れに対するバリアを生じ
させるが、バンド・ギャップの低い材料では、フェルミ
準位は表面および粒界の両方の伝導帯中または近傍に束
縛され、バリアのないキャリアの流れを生じる。さらに
、バンド・ギャップの低い材料で生じる表面および界面
でのフェルミ準位の束縛は、バンド・ギャップの大きい
材料と比較して小さく、ドーピングまたはゲート制御手
段によるフェルミ準位の移動を妨げない。

これらの材料のエネルギー準位は、穏やかなドーピング
制御によって、伝導帯をフェルミ準位より低くできるよ
うな程度である。これにより、固有バリアが取り除かれ
て、金属接点が他の種類の材料とぶつかり、結局はこれ
らの材料は半導体であるため、電界効果トランジスタの
チャネルとして使うとき、チャネル内の伝導が他の半導
体材料とのへテロ接合の場所で影響を受けるように構成
することができ、チャネルに対して逆転層を使用するこ
とができる。

半導体層３は表面４におけるブレーナ技術に適合し、厚
さが１１００ｎ程度と薄い。この厚さの層を支持しなけ
ればならない。超伝導温度に近づくにつれて、抵抗率が
小さくなるため、層２は領域３中の電流経路に代わる代
替電流径路の発生を防止するため抵抗率が高くなければ
ならず、また領域３における半導体の性能を満足なもの
にするため、キャリア・トラップの密度は最小でなけれ
ばならない。

次に第２図を参照するに、この発明のへテロ構造は、超
伝導技術で周知のブレーナ超伝導体正常金属超伝導体（
ＳＮＳ）弱結合型素子の形に製作される。

第２図の素子で、超伝導電気接点６および７は、半導体
層３の表面４に将来超伝導領域となるギャップを置いて
設けられる。このギャップを８で示す。

超伝導領域は９で、層３のギャップの下の部分であり、
電流制御ゲート１０がゲート領域中に示されている。

薄い層３中のＩ　ｎＡｓにより、この発明のへテロ構造
によらない、他のほとんどの素子に用いられるバルクｒ
　ｎＡｓ材料に対する制御が改善される。外部の超伝導
金属接点６および７は、界面４で、半導体３との境界に
バリアを形成しない。

第３図にバリアを示す。この界面では伝導帯はフェルミ
準位より低いため、金属と半導体との間にキャリアの流
れに対するバリアが生じることがなく、したがってほぼ
完全なオーミック接触が得られる。これにより、他の材
料上のショットキー・バリア接点によって生じる超伝導
対の伝導に対する有害な影響が避けられる。

この発明のへテロ構造中の素子は、適応層２までエツチ
ングするだけで容易に分離することができる。チャネル
９の厚さは、層３の厚さを選択することにより制御され
、領域９における電子の移動度は一般にバンド・ギャッ
プの低い半導体材料中のほうが、超伝導弱結合構造を用
いた他の材料より高い。

次に第４図では、この発明のへテロ構造が電界効果トラ
ンジスタとして用いられている。この発明の電界効果ト
ランジスタでは、ソース電極１１およびドレイン電極１
２が半導体層３の表面４上に設けられている。層４の表
面上に、バンド・ギャップが高い方の半導体材料１３の
領域がソース電極１１とドレイン電極の間に設けられ、
ゲートとして作用する。バンド・ギャップの高い半導体
１８と金属電極との間に固有バリアがないようにするた
め、伝導帯がフェルミ準位より低いバンド・ギャップの
低い半導体材料の領域１４が半導体材０１３の上に形成
され、金属１５とバンド・ギャップの高い半導体１３と
の間に、第３図に示す接触をもたらす。

次に、この発明のへテロ構造は、ゲート領域を通じて、
実質的に金属１５とバンド・ギャップの低い半導体材料
１４との間にバリアがない第５図に示されたバンド図を
もたらす。

同様に、ペテロ接合ゲートでは、半導体材料１３に対す
るシャープなバンド・オフセットがあり、半導体材料１
３とチャネル１６の界面に別のシャープなバンド・オフ
セットがある。この第２のオフセットは第５図のバンド
図では１７で示しである。

チャネル１６は、層３の一部、または領域１３と１６の
境界にある逆転層中の電子ガスのいずれかである。

第６図に示されているように、バンド・ギャップの低い
材料を使用する代わりに、層１３への接点として作用す
るショットキー・バリア１８を使用することができる。

一例として、この発明のへテロ構造では、基板１をＧａ
Ａｓ、適応層２をＣｄＴｅ、半導体層３をＩ　ｎＡｓと
することができるが、他の例として、半導体層３をＩｎ
Ｓｂとし、基板１と適応層２をＣｄＴｅの単一要素とす
ることもできる。

この発明のへテロ構造の主な利点は、低温素子用のブレ
ーナ技術が実施できる表面を有する、薄いウェブ３をも
たらすことで、半導体層３は半導体の利点をすべて備え
、しかも適応層２の抵抗率が高いために、適応層２中に
平行な電流経路が形成される可能性が避けられる。この
発明のへテロ構造の半導体層３中に形成した素子は、半
導体層３までエツチングすることにより容易に絶縁でき
る。

この発明によれば、上記のバンド・ギャップの低い材料
、バンド・ギャップの高い材料、および基板材料は、単
結晶、格子整合、またはエピタキシャルである必要はな
い。

従来、当技術分野では基板と半導体層との間の適応層を
、半導体層の格子と厳密に格子整合させていたが、これ
を行なうときは、層相互の境界に、整合しない結晶転位
の平坦な高密度グリッドができる。

この発明によれば、適応層２の材料を、半導体層３の材
料に比べて格子の差の１．５％より大きくするように選
定すると、層２と層３の間の界面５のグリッド中に不整
合転位が形成されず、不整合転位が三次元に広がるよう
にエピタキシャル層が成長し、濃度が１０７減少するこ
とにより半導体層３中に良好な半導体を形成する。

半導体層３として用いる単結晶形の材料Ｔ　ｎＡｓは、
７％の格子不整合を有するドーピングされない高抵抗率
のＧａＡｓとともにエピタキシャル成長をさせると、室
温および４°にで５０００ないし６０００ｃｍ２／Ｖｓ
ｅｃの電子移動度を示す。

基板１および層３の材料の特性が、１．５％の格子不整
合が１．５％より大きく、高抵抗率が満足されるような
ものである場合、単独の層２は不要となることは、当業
者には自明のはずである。

しかし実際には、層１は通常アルミナ、サファイア等の
豊富な材料であり、層２もヒ化ガリウムの場合のような
中間的格子適応をもたらす。

この発明を一施するための最良の方法 この発明のへテロ構造を低温へテロ接合金属半導体電界
効果トランジスタに応用する場合、第４図の領域１は、
ドーピングされないエピタキシャルＧａＡｓの領域２を
有する半絶縁性Ｇ　ａ　Ａ　ｓとなる。領域３は、厚さ
約１１００ｎの、約２ｘ１０１８原子／ＣＣにドーピン
グされたｎ型のＩ　ｎＡｓである。ソースおよびドレイ
ンとして作用する電極４と電極５の間の領域６のチャネ
ル長は５００ｎｍ程度で、バンド・ギャップの高いＧａ
ＡＱＡｓのゲートの幅は３００ｎｍ程度である。この素
子の閑値信号は約１００ｍＶである。

この発明のへテロ構造を超伝導素子として用いる場合、
第２図に示すように、領域３は厚さ約１１００ｎのｎ型
［ｎＡｓで、２Ｘ１０１７ないし２×１０２０原子／　
ｃ　ｃのシリコンでドーピングされたものとする。領域
２は厚さ１ミクロンのドーピングされないＧａＡｓバッ
ファ層で、半絶縁性Ｇａ　Ａ　ｓ基板１の上に付着させ
る。電極６および７は厚さ約８０ｎｍのニオブで、標準
的な電子線リフトオ）法を用いたパターンづけにより形
成する。

領域８の間隔は２５０ｎｍ程度である。ゲート１０は厚
さ約１１００ｎのニオブである。

以上、ブレーナ処理に適した表面を有するバンド・ギャ
ップの低い半導体へテロ構造について説明してきたが、
半導体特性はすべて低インピーダンスの平行な電流経路
を形成しない、製造上の束縛を緩和する基板によって維
持されている。

Ｆ１発明の効果 この発明は、バンド・ギャップの低い化合物半導体層を
高抵抗率部材（層）で支持するものであるから、バンド
・ギャップの低い化合物半導体層中の電流経路に代わる
電流経路の発生を防止できるので、低温下でもバンド・
ギャップの低い化合物半導体を使用してデバイスを製造
するのが容易となる。

【図面の簡単な説明】

第１図はこの発明の化合物半導体へテロ構造を示す図、
第２図はこの発明を用いた超伝導素子を示す図、第３図
はこの発明の半導体へテロ構造との金属界面を示す部分
バンド・エネルギー図、第４図はこの発明を用いた低温
へテロ接合電界効果トランジスタを示す図、第５図は第
４図のゲート電極を通じてのバンド・エネルギーの関係
を示す部分バンド・エネルギー図、第６図は交互ゲート
構造を示す部分バンド・エネルギー図である。 １・・・・基板、２・・・・適応層、８・・・・半導体
層。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　岡　・　１）　次　　生（外１名
）

Claims (1)

1. 【特許請求の範囲】 平行な第１および第２の面を有し、バンド・ギャップの
   低い化合物半導体から成るプレーナ層を具備し、 前記第１の面を露出させ、 前記第２の面に隣接する高抵抗率部材で前記プレーナ層
   を支持した、 ことを特徴とする半導体装置。