JPS6112030A - 二層レジストを用いたパタ−ン形成方法 - Google Patents
二層レジストを用いたパタ−ン形成方法Info
- Publication number
- JPS6112030A JPS6112030A JP59131103A JP13110384A JPS6112030A JP S6112030 A JPS6112030 A JP S6112030A JP 59131103 A JP59131103 A JP 59131103A JP 13110384 A JP13110384 A JP 13110384A JP S6112030 A JPS6112030 A JP S6112030A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- baking
- layer resist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は高密度半導体集積回路や高周波半導体装置など
の製造において適用される高密度ポジ型レジストの加工
方法に係わり、特にレジスト膜の形成方法に関するもの
である。
の製造において適用される高密度ポジ型レジストの加工
方法に係わり、特にレジスト膜の形成方法に関するもの
である。
半導体集積回路や高周波半導体装置ｌこおいて。
高密度化が進められており、そのため薄膜の微細加工技
術が極めて重要な要素技術となりている。
術が極めて重要な要素技術となりている。
最小寸法がサブミクロン領域へ縮少されるにつれてアク
ペクト比は大きくならざるを得す、加えてより複雑な段
差構造上で寸法制御を行なわなければならないことは至
難の業といえる。また被加工表面の段差から反射光の干
渉作用や電子ビーム露光における近接効果の問題も考慮
されなければならない。これらの問題点を解決する手段
の−つとしていわゆる多重レジストプロセスが利用され
ている。その骨子は、下部に平滑化のための厚い層を、
上部にパターニング用の薄いレジスト層を設けるもので
あり、いくつかのバリエージ璽ンがあるがここでは二層
構造を念頭において説明する。
ペクト比は大きくならざるを得す、加えてより複雑な段
差構造上で寸法制御を行なわなければならないことは至
難の業といえる。また被加工表面の段差から反射光の干
渉作用や電子ビーム露光における近接効果の問題も考慮
されなければならない。これらの問題点を解決する手段
の−つとしていわゆる多重レジストプロセスが利用され
ている。その骨子は、下部に平滑化のための厚い層を、
上部にパターニング用の薄いレジスト層を設けるもので
あり、いくつかのバリエージ璽ンがあるがここでは二層
構造を念頭において説明する。
この方法によれば上層のパターンは垂直なプロファイル
が得られ所期の目的を達成することができるが、引き続
き下層のレジスト層を現像させる際に条件をうまく選ば
ないと残すべきパターン部と現像溶媒の作用によりプロ
ファイルの制御がむつかしく、せりかく上層で得られた
精度を下層で維持できないことがあった。
が得られ所期の目的を達成することができるが、引き続
き下層のレジスト層を現像させる際に条件をうまく選ば
ないと残すべきパターン部と現像溶媒の作用によりプロ
ファイルの制御がむつかしく、せりかく上層で得られた
精度を下層で維持できないことがあった。
本発明は上記の問題点を解決するためになされたもので
ありサブミクロン領域の微細加工に対応できる解■性を
備えしかも高密屁であるようなレジストプロセスを提供
せんとするものである。
ありサブミクロン領域の微細加工に対応できる解■性を
備えしかも高密屁であるようなレジストプロセスを提供
せんとするものである。
以下、この発明を図を参照しながら説明する。
まず第１１図（（転）のように基板（１）上の被加工膜
（２）の表面に段差の影響を無視できる程度に充分厚く
第一層のレジスト（３）を塗布する。しかる後、このレ
ジスト層を所定の温度、所定の時間ベーキングする。
（２）の表面に段差の影響を無視できる程度に充分厚く
第一層のレジスト（３）を塗布する。しかる後、このレ
ジスト層を所定の温度、所定の時間ベーキングする。
次にこのレジスト（３）上に高解隊性バタニーング用の
第二層レジスト（４）を薄く塗布する。この後再び第二
層レジスト（４）に指定されるベーキング条件でベーキ
ングを行ないレジスト膜を完成させる。しかるのち適当
な露光光源を用いて必要な部分を露光β）させる。第１
図ら）は第二層レジストの現数工程を断面で示したもの
であり終了後は第−曖しシスト上に所望のパターンが垂
直プロファイルで得られる。続いてこれを再びベーキン
グし、その後室温まで直ちに急冷する。このことにより
ポリマーレジストの溶解性が高められ第−慢しシストの
溶解性向上に大きく寄与している。従って現数溶媒の選
叡幅も広がりプロファイルの制御が可能である。また、
このベーキングはＡ二層レジストに゛とって現１象後の
ボストベークの役割を果しており、以後のプロセスにお
けるプロファイル低下を未然に防止していることになる
。以上のように、本発明は二層レジストのパターン形成
に当って第二層レジストの現像、ベーキング後これを急
冷処理して第一層レジストの現像を行なうことを主な構
成要素としている。第１図（ｅ）は完成したレジストパ
ターンの断面を示している。なおこの急冷効果を得るた
めには第二層レジストのボストベーク温度が第一層レジ
ストのガラス転移点よりも高いものでなければならない
。
第二層レジスト（４）を薄く塗布する。この後再び第二
層レジスト（４）に指定されるベーキング条件でベーキ
ングを行ないレジスト膜を完成させる。しかるのち適当
な露光光源を用いて必要な部分を露光β）させる。第１
図ら）は第二層レジストの現数工程を断面で示したもの
であり終了後は第−曖しシスト上に所望のパターンが垂
直プロファイルで得られる。続いてこれを再びベーキン
グし、その後室温まで直ちに急冷する。このことにより
ポリマーレジストの溶解性が高められ第−慢しシストの
溶解性向上に大きく寄与している。従って現数溶媒の選
叡幅も広がりプロファイルの制御が可能である。また、
このベーキングはＡ二層レジストに゛とって現１象後の
ボストベークの役割を果しており、以後のプロセスにお
けるプロファイル低下を未然に防止していることになる
。以上のように、本発明は二層レジストのパターン形成
に当って第二層レジストの現像、ベーキング後これを急
冷処理して第一層レジストの現像を行なうことを主な構
成要素としている。第１図（ｅ）は完成したレジストパ
ターンの断面を示している。なおこの急冷効果を得るた
めには第二層レジストのボストベーク温度が第一層レジ
ストのガラス転移点よりも高いものでなければならない
。
本発明の方法によると二層レジストプロセスにおいて上
層の薄いポリマーレジストをベーキング後急冷させてお
り、このことによって下層レジストポリマーの溶解速度
を向上させている。従って工程時間の短縮比が可能であ
ることはもちろん。
層の薄いポリマーレジストをベーキング後急冷させてお
り、このことによって下層レジストポリマーの溶解速度
を向上させている。従って工程時間の短縮比が可能であ
ることはもちろん。
パターン部との相互作用による晴質低下を軽減でき、さ
らには現像溶媒の選択幅が広がるためプロファイルの制
御が行ない易く上層で得られた筒密度の寸法を維持する
ことができ、実際のエツチング保護膜として高い解は性
を期待できる。
らには現像溶媒の選択幅が広がるためプロファイルの制
御が行ない易く上層で得られた筒密度の寸法を維持する
ことができ、実際のエツチング保護膜として高い解は性
を期待できる。
なお急冷処理による溶解速度向上の効果はそのポリマー
のガラス転移ｉｔ以上でベーキングすることによって得
られるものでありここでは第二層のボストベーク温度が
第−鳴しシスト、のガラス転移温度より高くなるように
選んである。
のガラス転移ｉｔ以上でベーキングすることによって得
られるものでありここでは第二層のボストベーク温度が
第−鳴しシスト、のガラス転移温度より高くなるように
選んである。
シリコン基板上にポリメチルイソプロペニルケトンをス
ピンコーティングにより０．８μｍ享さに塗布した。続
いテ第二１としてポリメチルメタクリレートをスピンコ
ーティングにより０，３μ厚さに塗布しこの基板を１５
０℃で３０分間ベーキングした。次いでこのレジスト膜
の所望部分に加速電圧２０ＫＶの電子線を１５μＣ／Ｃ
カの照射密度で照射した後メチルイノブチルケトンから
成る現像液を用いて上層のレジスト層を現像じた。その
後このレジスト＠基板を１２０℃で３０分間ベーキング
し終了後直ちにこのレジスト膜基板を冷却体と接触させ
ることにより瞬時にして室温まで冷却させる。
ピンコーティングにより０．８μｍ享さに塗布した。続
いテ第二１としてポリメチルメタクリレートをスピンコ
ーティングにより０，３μ厚さに塗布しこの基板を１５
０℃で３０分間ベーキングした。次いでこのレジスト膜
の所望部分に加速電圧２０ＫＶの電子線を１５μＣ／Ｃ
カの照射密度で照射した後メチルイノブチルケトンから
成る現像液を用いて上層のレジスト層を現像じた。その
後このレジスト＠基板を１２０℃で３０分間ベーキング
し終了後直ちにこのレジスト膜基板を冷却体と接触させ
ることにより瞬時にして室温まで冷却させる。
次にメチルイソブチルケトン、キシレン、およびエチル
ベンゼンから成る現像液を用いて瀉−粕しシスト層を現
像しプロファイルを完成させた。
ベンゼンから成る現像液を用いて瀉−粕しシスト層を現
像しプロファイルを完成させた。
なお比較のため第二層レジストを現浬、ボストベーク後
強制冷却することなく放冷した以外は同様のプロセスを
経たサンプルを作製した。
強制冷却することなく放冷した以外は同様のプロセスを
経たサンプルを作製した。
本発明方法によるサンプルではレジストの膨潤が少なく
プロファイルが垂直に近＜、シかもシリコン基板との密
着性にも侵れた鮮明なレジストパターンが得られること
を確認したが比較例のような従来の一般的手法ではプロ
ファイル制御が充分ではなかった。以上の例でわかる通
り本発明方法によれば先述上た特徴を有し鮮明なるレジ
ストパターン形成が可能さなる。
プロファイルが垂直に近＜、シかもシリコン基板との密
着性にも侵れた鮮明なレジストパターンが得られること
を確認したが比較例のような従来の一般的手法ではプロ
ファイル制御が充分ではなかった。以上の例でわかる通
り本発明方法によれば先述上た特徴を有し鮮明なるレジ
ストパターン形成が可能さなる。
第１図は１本発明の詳細な説明するための断面図である
。 】・・・基板、２・・・被加工面、３・・・第−鳩しシ
スト、４・・・第二署レジスト、５・・・電子ビーム、
Ｘ線等の照射線。 代理人弁理士 則 近 憲 佑（ばか１名）第１図 （α） （め （Ｃ）
。 】・・・基板、２・・・被加工面、３・・・第−鳩しシ
スト、４・・・第二署レジスト、５・・・電子ビーム、
Ｘ線等の照射線。 代理人弁理士 則 近 憲 佑（ばか１名）第１図 （α） （め （Ｃ）
Claims (2)
- （１）基板上にレジストパターンを形成させる工程にお
いてレジストを上下二層とし、上層のレジストを現像後
これをポストベークし終了後急冷により室温まで冷却し
て続いて下層のレジストを現像することを特徴とする二
層レジストを用いたパターン形成方法。 - （２）前記、上層レジストのポストベーク温度を下層レ
ジストのガラス転移温度より高くなるように選んだこと
を特徴とする特許請求の範囲第１項記載の二層レジスト
を用いたパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131103A JPS6112030A (ja) | 1984-06-27 | 1984-06-27 | 二層レジストを用いたパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131103A JPS6112030A (ja) | 1984-06-27 | 1984-06-27 | 二層レジストを用いたパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6112030A true JPS6112030A (ja) | 1986-01-20 |
Family
ID=15050045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59131103A Pending JPS6112030A (ja) | 1984-06-27 | 1984-06-27 | 二層レジストを用いたパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6112030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151871A (en) * | 1989-06-16 | 1992-09-29 | Tokyo Electron Limited | Method for heat-processing semiconductor device and apparatus for the same |
-
1984
- 1984-06-27 JP JP59131103A patent/JPS6112030A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151871A (en) * | 1989-06-16 | 1992-09-29 | Tokyo Electron Limited | Method for heat-processing semiconductor device and apparatus for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0210362A (ja) | 微細パターン形成方法 | |
| JPH02252233A (ja) | 微細パターン形成方法 | |
| JPS6239817B2 (ja) | ||
| JPS6112030A (ja) | 二層レジストを用いたパタ−ン形成方法 | |
| EP0359342B1 (en) | Process for forming a layer of patterned photoresist | |
| JPH0458167B2 (ja) | ||
| JPH01128522A (ja) | レジストパターンの形成方法 | |
| KR100349375B1 (ko) | 레지스트 플로우 공정과 전자 빔 주사 공정을 병용한콘택홀 형성방법 | |
| JPS61190947A (ja) | 微細パタ−ンの形成方法 | |
| JPS59132132A (ja) | 微細パタ−ンの形成方法 | |
| JPS6112029A (ja) | 二層レジスト形成方法 | |
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH03283418A (ja) | レジストパターン形成方法 | |
| JPH02252231A (ja) | 微細パターン形成方法 | |
| JPH04269756A (ja) | リフトオフ加工に適したレジスト膜 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS6151414B2 (ja) | ||
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPS62144161A (ja) | レジストパタ−ン形成方法 | |
| JPS61190946A (ja) | 微細パタ−ンの形成方法 | |
| JPS5887823A (ja) | 微細形状の形成方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS61127128A (ja) | 半導体装置の製造方法 | |
| JPH04262522A (ja) | フォトマスクの製造方法 |