JPS61128342A - シリアルスキヤン制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システム等の装置において、いわゆる
シリアルスキャン方式によって、装置外部との情報入出
力を行うようにした鳩舎の、シ１す。

アルスキャン回路を構成する直列シフトレジスタの制御
方式に関する。

内のレジスタ、制御フリップフロップ等に外部から特定
の値を強制的に設定し、又はそれら内部回路の状態を読
み取る手段として、特に高集積度の集積回路を使用する
装置において、いわゆるシリアルスキャン方式が広（使
用されている。

シリアルスキャン方式においては、内部回路の所要のレ
ジスタ、制御フリップフロップ等をすべて直列に接続し
て直列シフトレジスタを構成し、その一端から入力する
情報を、他端へ向かってビット直列にシフトする、いわ
ゆるシリアルスキャンによって、内部回路に対する情報
入出力を可能にする。

このようにして、内部回路の各部に個別に外部との入出
力端子を設ける必要無く、１ビツトの情報入力及び出力
端子のみで、内部回路各部との試験情報等の入出力を行
うように構成することもできる。

しかし、このような構成におけるシリアルスキャンによ
る情報の設定又は読み出しのためのシフト動作は、直列
シフトレジスタを構成するように接続された内部回路か
らなる直列シフトレジスタ全体について行わなければな
らないので、部分的な情報の設定又は読み出しを必要と
する場合等には、処理効率の悪い場合が生じ得る。

〔従来の技術と発明が解決しようとする問題点〕第２図
は、例えば処理装置内の制御記憶装置に、シリアルスキ
ャン方式により試験又は初期設定のためのアクセスをす
る場合の、装置の構成を示すブロック図である。

制御記憶装置１は公知のように、処理装置の制御用マイ
クロプログラムやデータを保持するために使用される記
憶装置である。

制御記憶装置１にアクセスする場合の記憶アドレスは、
アドレスレジスタ２によって指定され、書き込みアクセ
スの場合の、書き込みデータはデータレジスタ３に設定
し、読み出しアクセスの場合の読み出されたデータは、
データレジスタ４に設定される。

又、例えば制御レジスタ６によって、アクセス動作が指
定されるものとし、その指定内容によって、制御記憶装
置１は読み出し動作又は書き込み動作を起動される。

制御記憶装置１の試験等のためのアクセスをシリアルス
キャン方式で行うために、アドレスレジスタ２、データ
レジスタ３及びデータレジスタ４を、その他のレジスタ
５、制御レジスタ６と共に１個のシフトレジスタを構成
するように、・、直列に接続する。

このようなシフトレジスタ構成の入力端８は外部からの
データ入力端子となり、出力端９は外部へのデータ出力
端子となる。

このシフトレジスタ構成は、公知のようにスキャン信号
１０が与えられたときのみ有効となり、その場合にはシ
フトレジスタを構成する各部に供給されるクロック信号
により、入力端８から出力端９の方向へ１ビツトづつシ
フトする。

シリアルスキャン方式によって、制御記憶装置１の書き
込み（例えば初期設定）を行う場合には、アドレスレジ
スタ２及びデータレジスタ３に所要の記憶アドレス及び
書き込みデータを設定し、制御レジスタ６を書き込みの
状態にするように、シフトレジスタ構成に従って適当に
それらの情報を配置したデータを構成して、入力端８か
らビット直列シフトによって入力する。

通常、シフトレジスタを構成する全フリップフロップを
更新した時点、即ち本例では入力端８へ入力した情報の
先頭ビットがデータレジスタ４の右端までシフトされた
時点でシリアルスキャンを停止し、制御記憶装置１への
書き込みを行う。

引き続き書き込みを行う場合も、前記と同様のシリアル
スキャンによって記憶アドレスとデータを設定し、その
後書き込みを行うシーケンスを繰り返す。

読み出しアクセスの場合は、前記と同様のシリアルスキ
ャンによって、アドレスレジスタ２と制御レジスタ６を
設定することにより、制御記憶装置ｌの読み出し動作を
開始する。

読み出したデータは、データレジスタ４に設定されるの
で、再びシリアルスキャンを実行することによって、出
力端９からデータレジスタ４のデータを外部へ取り出す
ことができる。　　、。

前記の構成によれば、シリアルスキャン方式謡よって制
御記憶装置１ヘアクセスする場合には、一般に１アクセ
スごとに少なくとも１回づつ、シフトレジスタ構成の全
ビットにわたるシフトを行う必要があるので、アクセス
処理の効率が極めて悪いという°問題がある。

〔問題点を解決するための手段〕

前記の問題点は、レジスタ及び制御フリップフロップ等
のフリップフロップ回路を直列に接続して１のシフトレ
ジスタを構成し、該シフトレジスタのシフト動作によっ
て、外部からの情報入力及び外部への情報出力を行うよ
うにした装置において、該シフトレジスタを複数のシフ
トレジスタに分割し、該分割されてなる各シフトレジス
タごとにシフト動作を行う手段、及び該複数のシフトレ
ジスタのうちの、一方のシフトレジスタの所定部分に保
持する内容を、他方のシフトレジスタの所定部分へ並列
に転送する手段を有する本発明のシリアルスキャン制御
方式により解決される。

〔作用〕

即ち、装置内部回路のレジスタ、制御フリップフロップ
等を接続してなるシフトレジスタ構成を分割して、複数
のシフトレジスタとし、それらを個別にシフトすること
ができるようにする。

又、それらのシフトレジスタの所要の組み合わせについ
て、シフトレジスタ間のデータ並列転送を行う経路を設
ける。

このようにして、例えば制御記憶装置アクセスに必要な
情報を、該情報の長さとほぼ同等の長さのシフトのみで
入力できるようにする。

且つ、その入力情報を制御記憶装置のアドレスレジスタ
、データレジスタ等に並列転送する経路を設けておくこ
とにより、シフト入力後の１制御クロツクによって所要
のレジスタの設定が完了−し、前記従来例と同様のアク
セス動作を制御記憶装置に開始させることができる。

読み出しアクセスの場合には、読み出したデータのレジ
スタのみをシフトして外部に出力できる接続にしておく
ことにより、読み出しデータを短時間のシフトで出力で
きると共に、これと並行して次のアクセスのための入力
を、前記のようにして進行させることができる。

［実施例〕 第１図は本発明の一実施例構成を示すブロック図である
。図において、第２図と同じ部分は同一の符号で示す。

本発明により、入力データ用のシフトレジスタが、従来
のシフトレジスタ構成に追加される。このシフトレジス
タはそれぞれ所要の長さの、データレジスタ２０、転送
先指定レジスタ２１及び制御レジスタ２２からなる。

又、従来の読み出しデータ保持用のデータレジスタ４に
代わって、データレジスタ２４が設けられる。

上記の入力データ用シフトレジスタ、データレジスタ２
４、及び従来からあるその他の各レジスタ及び制御フリ
ップフロップ等はすべて直列に接続され、スキャン信号
１０が加えられた場合には、従来のように１個のシフト
レジスタとして動作することができる。

別にレジスタ２０．２Ｌ　２２で第１の部分シフトレジ
スタを構成し、この部分のみのシフト動作を可能にする
ための制御信号が第１スキヤン信号２５として追加され
る。

又、データレジスタ２４のみのシフト動作を制御するた
めに、第２スキヤン信号２６を追加する。

データレジスタ２０は、バス２７によってアドレスレジ
スタ２及びデータレジスタ３とのデータ転送経路を構成
し、転送先がアドレスレジスタ２かデータレジスタ３か
は、転送先指定レジスタ２１で制御される。

制御レジスタ２２は制御レジスタ６に接続し、制御レジ
スタ６を設定して、アクセスが書き込みか読み出しかを
指定する。

シリアルスキャン方式により、制御記憶装置ｌに書き込
みアクセスをする場合には、第１スキヤン信号２５をオ
ンにして、例えば記憶アドレス、アドレスレジスタ２を
指定する転送先指定の順に入力端８から人力データをシ
フト入力して０、データレジスタ２０及び転送先指定レ
ジスタ２１を設定し、次いでバ、ス２７により、データ
レジスタ２０の内容をアドレスレジスタ２に転送する。

次に、入力端８から、書き込みデータ、データレジスタ
３を指定する転送先指定、及び書き込みアクセス指定を
シフト入力して、データレジスタ２０、転送先指定レジ
スタ２１及び制御レジスタ２２を設定し、第１スキヤン
信号２５をオフにする。

次いでバス２７によりデータレジスタ２０の内容をデー
タレジスタ３に転送し、又制御レジスタ２２により、制
御レジスタ６を書き込みアクセスの指定にｅ？を定する
ので、制御記憶装置１はアドレスレジスタ２及びデータ
レジスタ３の内容によって書き込み動作を実行する。

読み出しアクセスの場合には、第１スキヤン信号２５を
オンにして、入力端８から、記憶アドレス、アドレスレ
ジスタ２を指定する転送先指定、及び読み出しアクセス
指定を順次シフト入力して、データレジスタ２０、転送
先指定レジスタ２１及び制御レジスタ２２を設定し、第
１スキヤン信号２５をオフにする。

次いで、前記と同様にデータレジスタ２０の記憶アドレ
スをアドレスレジスタ２に転送し、制御レジスタ６を制
御レジスタ２２によって、読み出しアクセス指定に設定
するので、制御記憶装置１は指定記憶アドレスの読み出
し動作を実行し、データはデータレジスタ２４に設定さ
れる。

そこで、第２スキヤン信号２６をオンにして、データレ
ジスタ２４の内容を、出力端９ヘシフト出力することに
より、装置の外部に読み出しデータを出力できる。この
とき、再び第１スキヤン信号２５をオンにして、次のア
クセスのための記憶アドレス等の入力を並行してもよい
。

以上の説明では、アクセスごとに記憶アドレスを入力す
るようにしたが、連続記憶領域のアクセス等の場合には
本構成を利用して、記憶アドレスの指定を省略するよう
にすることもできる。

即ち、以上の構成を使用すれば、アドレスレジスタ２の
内容に影響なく、データレジスタ３の設定又はデータレ
ジスタ２４の読み出しを行うことができる。

従って、例えばアドレスレジスタ２は前記の方法で初め
に１回設定するのみで、以後のアクセスにおいて使・用
する記憶アドレスは、別に設ける回路によって、１回ア
クセスごとにアドレスレジスタ２の内容を例えば＋１し
て発生する。

このようにすれば、第２回アクセス以後はデータの入出
力のみをシリアルスキャンによって行えばよく、連続す
る記憶領域のアクセスを更に効率良く実行することがで
きる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、シリア
ルスキャン方式による制御記憶装置アクセス等の処理効
率を改善するので、情報処理システム等の利用度を高め
るという著しい工業的効果がある。

【図面の簡単な説明】

第１図は本発明一実施例構成のブロック図、第２図は従
来の一構成例のブロック図である。 図において、 １は制御記憶装置、　　２はアドレスレジスタ、３．４
．２０．２４はデータレジスタ、６．２２は制御レジス
タ、２１は転送先指定レジスタを示す。 代理人　弁理士　　検量　宏四１１ 茅　１　口 ′；シ

Claims (1)

【特許請求の範囲】
1. レジスタ及び制御フリップフロップ等のフリップフロッ
   プ回路を直列に接続して１のシフトレジスタを構成し、
   該シフトレジスタのシフト動作によって、外部からの情
   報入力及び外部への情報出力を行うようにした装置にお
   いて、該シフトレジスタを複数のシフトレジスタに分割
   し、該分割されてなる各シフトレジスタごとにシフト動
   作を行う手段、及び該複数のシフトレジスタのうちの、
   一方のシフトレジスタの所定部分に保持する内容を、他
   方のシフトレジスタの所定部分へ並列に転送する手段を
   有することを特徴とするシリアルスキャン制御方式。