JPS61129909A - 二重平衡変調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、モノリシックチップＩＣ化した二重平衡変調
器の高周波特性を改善するための構造に関する。

従来技術 第２図は、トランジスタを６個使用した二重平衡変調器
の一般的な回路図であり、第１〜第６のトランジスタで
３つの差動回路を構成して図示のように接続する。すな
わち、抵抗２９と３０によって２つのトランジスタ５．
６のエミッタ同志を接続し、抵抗２８と３０の接続点を
共通の抵抗３１を通して接地し、入力端子２１　、２２
から入力された第１の高周波信号がベース間に印加され
る第１の差！ｈ回路と、２つのトランジスタ１．３のエ
ミッタを共通接続してトランジスタ５のコレクタに接続
し、入力端子２３．２４から入力された第２の高周波信
号がベース間に印加される第２の差動回路と、２つのト
ランジスタ２．４のエミッタを共通接続してトランジス
タ６のコレクタに接続し、ベース間に前記第２の高周波
信号が印加される第３の差動回路とを構成し、前記第２
および第３の差動回路の片方のトランジスタ（トランジ
スタ３．４）のコレクタ同志を共通接続した接続点２５
を抵抗２７を通して電源端子２０に接続し、他方のトラ
ンジスタ（トランジスタ１．２）のコレクタ同志を接続
した接続点２Ｂを抵抗２８を通して電源端子２０に接続
して、出力端子２５　、２８から前記第１の高周波信号
が前記第２の高周波信号によって変調された信号を出力
するようにしている。なお、同図中入力端子２１〜２４
にはそれぞれ所定の固定バイアスを供給して使用するが
、バイアス回路の記載は省略されている。

入力端子２１　、２２に第１の高周波信号を印加すると
、トランジスタ５，６のコレクタには逆相の高周波信号
が得られる。一方、入力端子２３．２４に印加された第
２の高周波信号が正相（入力端子２３の電圧が入力端子
２４の電圧より高いときをいうものとする）であるとき
は、トランジスタ１．４の内部抵抗が小さくなり、トラ
ンジスタ３．２の内部抵抗が高くなって、トランジスタ
５のコレクタ出力電圧は出力端子２６に出力され、トラ
ンジスタ６のコレクタ出力電圧は出力端子２５から出力
される。前記第２の高周波信号が負相（入力端子２４の
電圧が入力端子２３の電圧より高い）のときは、トラン
ジスタ２．３の内部抵抗が低くなることによってトラン
ジスタ５のコレクタ出力電圧は出力端方端子２Ｂに出力
される。従って、第２の高周波信号が正相のときは、第
１の高周波信号は正相で出力端子２５．２８から出力さ
れ、第２の高周波信号が逆相のときは第１の高周波信号
は反転されて出力端子２５．２８から出力されることに
なる。

なお、前記第２の高周波信号が０″Ｊｔ圧である場合は
、トランジスタ１．３およびトランジスタ２．４の内部
抵抗がほぼ等しくなって、これら４つの内部抵抗で形成
されるブリッジ回路が平衡するため、出力端子２５　、
２８には、第１の高周波信号は出力されない、従って、
第１または第２の高周波信号のいずれか一方が０電圧の
場合には出力が必ずＯになるという二重平衡変調器が構
成される。

第３図は、上述の回路を一層配線プロセスを用いたモノ
リシックチップＩＣによって構成した従来の二重平衡変
調器を示す平面図である。すなわち、トランジスタ５．
６を隣接配置して第１の差動回路を構成し、トランジス
タ５，６のエミッタ接続し、抵抗２９　、３０の他端を
配！ｌＯＳによって共通に接続して抵抗３１に接続し、
抵抗３１の他端は配線６７によって接地する。

そして、トランジスタ１．３を隣接させて配置して、ト
ランジスタ１と３のエミッタ電極を配線５１によって接
続してトランジスタ５のコレクタ電極に接続して第２の
差動回路を構成し、また、隣接して配置されたトランジ
スタ４．２のエミッタ電極を配線５２によってトランジ
スタ６のコレクタ電極に接続して第３の比較回路を構成
する。トランジスタｌと２のコレクタ電極を配線５Ｂで
接続して抵抗２８に接続し、トランジスタ３と４のコレ
クタ電極は配線５５によって接続し、配線５５はトラン
ジスタ１のコレクタ電極とベース電極との間を通して抵
抗２７に接続する。抵抗２７と２８の他端は配線８１に
接続されてここから電源が供給される。そしてトランジ
スタ１と４のベース電極をトランジスタ３のコレクタ電
極とベース電極の間を通して接続する配線５４と、トラ
ンジスタ３と２のコレクタ電極をトランジスタ６のコレ
クタ電極とベース電極間を通して接続する配＆！５３と
を入力端子２１．２４に導いてその間に第２の高周波信
号を印加し、トランジスタ５のベース電極に接続された
配線Ｂ２とトランジスタ６のベース電極に接続された配
線６３とを入力端子２１　、２２に導いて、第１の高周
波信号を印加する。

なお、トランジスタ１〜６は？１ＩＪ４図に示すように
、コレクタ電極４４とベース電極４２の間隔が広く形成
されているので、他の配線導体をコレクタ電極４４とベ
ース電極４２の間を通して形成することができる。なお
、エミッタ電極４１はベース電極４２゜４３の間に配置
され、ベース電極４２と４３はトランジスタ外周４０の
外部で相互接続して使用する。

第５図は第４図のＡ−Ａ断面図である。エミッタ電極４
１は、ベース領域４８の中央部に形成されたエミッタ領
域４５に接続され、ベース電極４２　、４３はベース領
域４６の両側の上部に接続されている。エピタキシャル
領域４７の端部には通称コレクタリンと呼ばれる領域４
８が形成され、該領域４９にコレクタ電極４４が接続さ
れる。これ等は埋込み領域５０の上に形成され、埋込み
領域５０はサブストレート領域ＳＴの上に形成されてい
る。領域４８は、ロコス領域と呼ばれる領域であって、
このトランジスタと他の部分とを酸化膜によって分離し
ている。コレクタ電極４４に供給された電圧は、領域４
θ、埋込み領域５０を通してエピタキシャル領域４７に
コレクタのアクティブ領域を形成する。サブストレート
領域ＳＴは、真性半導体に近い低不純物濃度に形成され
ており、かつ埋込み領域５０には逆の極性の不純物がド
ーピングされているため、埋込み領域５０゜とサブスト
レート領域３７間にはＰＮ接合が形成されている。そし
てこのＰＮ１１合でアイソレーションを取るために、サ
ブストレート領域ＳＴは最低の電位に保たれる。バイポ
ーラモノリシックチップＩＣのトランジスタ構造には色
々あるが、いずれの構造でも埋込み領域５０とサブスト
レート領域ＳＴの関係はほぼ同様Ｃある。

従来技術の問題点 二重平衡変調器の特性を評価する方法として、入力端子
２３　、２４に直流の固定電圧を与えた状態での、入力
端子２１　、２２から出力端子２５　、２８までの利得
が使用されるが、従来の二重平衡変調器は、上記利得の
周波数特性が悪いため、使用周波数帯が）ＩＦ帯に限定
され、１００ＫＨｚ以上では使用することができないと
いう欠点がある。その理由については、本発明の説明に
伴なって明らかとなるであろう。

発明の目的 本発明の目的は、上述の従来の欠点を解決し。

周波数特性の良好な二重平衡変調器を提供することにあ
る。

発明の構成 本発明の二重平衡変調器は、２つのトランジスタのエミ
ッタ同志を共通の抵抗を通して接地し、ベース間に第１
の高周波信号が印加される第１の差動回路と、２つのト
ランジスタのエミッタを共通接続して前記第１の差動回
路の一方のトランジスタのコレクタに接続し、ベース間
に第２の高周波信号が印加される第２の差動回路と、２
つのトランジスタのエミッタを共通接続して前記第１の
差動回路の他方のトランジスタのコレクタに接続し、ベ
ース間に前記第２の高周波信号が印加される第３の差動
回路とを備えて、前記第２および第３の差動回路の片方
のトランジスタのコレクタ同志を共通接続した接続点と
他方のトランジスタのコレクタ同志を接続した接続点と
から前記第１の高周波信号が前記第２の高周波信号によ
って変調された信号を出力するようにした二重平衡変調
器において、同一モノリシックチップ上に、相互に近接
して配置された第１および第２のトランジスタと、該＠
ｌおよび第２のトランジスタとから一定以上離隔して相
互に近接して配置された第３および第４のトランジスタ
と、前記第１−第４のトランジスタから一定以上離隔し
た位置に配置された第５のトランジスタと、前記第１〜
第５のトランジスタから一定以上離隔した位置に配置さ
れた第６のトランジスタとを形成して、上記第１および
第３のトランジスタで前記第２の差動回路を構成し、上
記第２および第４のトランジスタで前記第３の差動回路
を構成し、上記第５およびｔ！ＪＴ６のトランジスタで
前記第１の差動回路を構成して、前記第１および第３の
トランジスタのエミッタ電極と前記第５のトランジスタ
のコレクタ電極とを接続する配線を前記モノリシックチ
ップ上に形成し、前記第２および第４のトランジスタの
エミッタ電極と前記＄６のトランジスタのコレクタ電極
とを接続する配線は前記第３のトランジスタのコレクタ
電極と他の電極との間隙を通して配線し。

前記第１および第４のトランジスタのベース電極を接続
する配線は前記第５および第６のトランジスタのコレク
タ電極と他の電極との間隙を通して配線し、前記第２お
よび第３のトランジスタのベース電極を接続した配線は
前記第１のトランジスタのコレクタ電極と他の電極との
間隙を通して入力端子に接続したことを特徴とする。

発明の実施例 次に、本発明について、図面を参照して詳細に説明する
。

第１図は１本発明の一実施例を示す平面図である。すな
わち、同一モノリシックチップ上に、相互に近接して配
置されたＭｌおよび第２のトランジスタ１．２と、＃第
１およびｗＩＩ２のトランジスタとから一定以上離隔し
て相互に近接して配置された第３および第４のトランジ
スタ３．４と、前記第１−第４のトランジスタ１〜４か
ら一定以上離隔した位置に配置された第５のトランジス
タ５と、前記第１−第５のトランジスタ１〜５から一定
以上離隔した位置に配置された第６のトランジスタ６と
を形成して、上記第５および第６のトランジスタ５．６
で第１の差動回路を構成し、上記第１および第３のトラ
ンジスタ１．３で第２の差動回路を構成し、上記第２お
よび第４のトランジスタ２．４で第３０差動回路を構成
する。

そして、前記第１および第３のトランジスタ１．３のエ
ミッタ電極と前記第５のトランジスタ５のコレクタ電極
とを接続する配線７を前記モノリシックチップ上に形成
し、前記第２および第４のトランジスタ２，４のエミッ
タ電極と前記第６のトランジスタ６のコレクタ電極と接
続する配線８は前記第３のトランジスタ３のコレクタ電
極とベース電極との間隙を通して配線し、前記第１およ
び第４のトランジスタ１．４のベース電極を接続する配
線９は第５および第６のトランジスタ５．６のそれぞれ
のコレクタ電極とベース電極との間隙を通して配線し、
前記第２および第３のトランジスタ２．３のベース電極
を接続した配線１０は前記第１のトランジスタｌのコレ
クタ電極とベース電極との間隙を通して配線して、上記
各配線をそれぞれ入力端子に接続した構造とする。

上記各トランジスタ１〜６の構造は、第４図および第５
図に示された従来のトランジスタ構造と同様であり、上
述の配線８〜ｌｏはそれぞれ上述したトランジスタのコ
レクタ電極と他の電極（コレクタ電極）との間を通して
配設するすることが可能であり、互いに交差することな
く１つのモノリシックチップ上に形成することができる
。

本実施例の回路接続は、第２図に示した二重平衡変調器
回路と同じであり、前述と同様な変調動作を行なうこと
は勿論である。しかし、本実施例においては、上述のよ
うに各トランジスタを配置することによって高周波特性
を改善することができる。以下、その理由について説明
する。第１のトランジスタｌと第２のトランジスタ２と
を隣接して配置しているが、第１のトランジスタ１と第
２のトランジスタ２のコレクタ電極は同一電位であるた
め、それぞれのコレクタ電極が接続された埋込み領域５
０相互間の電位差はない、従って、これら２つの埋込み
領域５０間のサブストレート領域ＳＴによる抵抗は問題
とならない、また、埋込み領域５０とサブストレート領
域９７間のＰＮ接合に形成される静電容量およびサブス
トレート領域ＳＴを介しての大地間の抵抗は従来と同様
である。

一方、第２の差動回路を構成する第１のトランジスタ１
と第３のトランジスタ３は、−室以上離隔されて配置さ
れているから、第１のトランジスタ１と第３のトランジ
スタ３の埋込み領域５０相互間は離れているため、その
間のサブストレート領域３丁による抵抗は大である。ま
た、それぞれの埋込み領域５０とサブストレート領域９
７間のＰＮ接合による容量およびサブストレート領域Ｓ
Ｔを介しての接地抵抗は従来と同様である。第３図で説
明した従来の二重平衡変調器では、第２の差動回路を構
成するトランジスタ１と３が近接して配置されているた
め、これらの埋込み領域５０間のサブストレート領域Ｓ
Ｔによる抵抗が小さく、トランジスタｌと３のコレクタ
電極間が上記ＰＮ接合による静電容量および上記抵抗を
介して結合されるため、高周波における特性が劣化して
いたが、本実施例においては、第２の差動回路を構成す
る第１のトランジスタ１と第３のトランジスタ３のコレ
クタ電極相互間は、前記ＰＮ接合によるコンデンサとサ
ブストレート領域３丁による大地間の抵抗とが直列に接
続された経路によって間接的に接続されるのみであり、
等価的な静電容量は小さくなる。

従来、モノリシックＩＣプロセスで形成されるトランジ
スタは、コレクタ電極と同一電位になる埋込み領域５０
とサブストレート領域９７間のＰＮ接合によって形成さ
れる静電容量によって高周波特性が劣化するものと考え
られていたが、サブストレート領域ＳＴは高抵抗である
から、この抵抗を含めて検討する必要がある。チップの
膏血を接地し、サブストレート領域ＳＴの電位を接地電
位に保った場合でも、チップの厚さく数百ミクロン）分
の抵抗が直列に入ることになる。一方、トランジスタ１
．３を隣接して配置した場合、その間隔は数十ミクロン
であり、２つのトランジスタの埋込み領域５０とサブス
トレート領域９７間に形成される容重°に直列に入る抵
抗は、大地間抵抗を通じるよりも、トランジスタ１．３
の埋込み領域５０の下側を直接接続するサブストレート
領域ＳＴの抵抗の方が小さくなるのである。しかも、ト
ランジスタ１．３のコレクタ電極は逆極性であるから、
トランジスタ１．３の埋込み領域５０には逆極性の電圧
が加わるので、それぞれと大地間の抵抗による影響より
も、直接の抵抗の影響の方が遥に大きくなるのである。

従って、本実施例においては、第１のトランジスタ二と
第３のトランジスタ３とを離して配置することにより、
上記ｌｉ！接の抵抗による影響を排除して、高周波特性
を改善している。

憤Ｑ　Ｍ　Ｌ　：、翫ハリマ々９−笛Ａ　ｎｚ　Ｌ、　
：　１ノ、リマカＡで構成される第３の差動回路につい
ても同様である。すなわち、本実施例は高周波特性が良
好であるという効果がある。なお、本実施例においては
、ｇＩＪｌのトランジスタ１と第２のトランジスタ２間
、および第３のトランジスタ３と第４のトランジスタ４
間は近接して配置することにより、チップサイズの低減
を図っている。従って、すべてのトランジスタをいたず
らに離隔させた配置とするよりも、チップサイズを低減
し、同一ウエア当りの製品数を増加し、その価格を低減
することができる。

また、配線材料として金を使用すれば、細い配線で充分
電流を流せるようにして配線容量を低減し、また配線幅
を狭くすることに見合ってエミツタ幅を小さくしてトラ
ンジスタのカットオフ周波数を増加させることができる
ので、より一層高周波特性を改善することが可能である
。未実施例は一層配線であるので、配線材料として金を
使用することが可能である。

ＩＦ　＃　−ｍ　？填ト填２のトランジスタ１−２の組
および前記第３．第４のトランジスタ３，４の組は、そ
れぞれコレクタ電極を共通として形成することが可蔭で
あり、その場合も上記同様の効果を奏することは勿゛論
である。

発明の効果 以上のように、本発明においては、差動回路を構成する
２つのトランジスタを一定以上離隔して配置する構成と
したから、コレクタ電極電位が逆極性になるトランジス
タのコレクタ電極間のサブストレート領域の抵抗による
結合が小さくなって高周波特性が著しく改善されるとい
う効果がある。また、２組の差動回路を構成する２つず
つのトランジスタのうち、コレクタ電極を相互に接続す
るトランジスタを隣接させて配置するように構成したか
ら、全部のトランジスタをいたずらに離して配置するよ
りもチップサイズを低減することが可能である。また、
これらを接続する配線は、他のトランジスタのコレクタ
電極と他の電極間の間隙を通して一層で形成するように
構成したから、金配線°によってより一層高周波特性が
改善された二重平衡変調器を°実現することが可能であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す平面図、第２図は二重
平衡変調器の一般的な回路図、第３図はモノリシックＩ
Ｃ化された従来の二重平衡変調器の一例を示す平面図、
第４図はトランジスタの構成を示す平面図、第５図はそ
のＡ−Ａ断面図である。 図において、１〜６：第１〜第・６のトランジスタ、７
〜１２：配線、２０：電源端子、２１〜２４：入力端子
、２５　、２８　：出力端子、２７〜３１：抵抗、４０
：トランジスタの外周、４１：エミッタ電極、　４２．
４３：べ−スミ極、４４：コレクタ電極、４５：エミッ
タ領域、４Ｂ二ベース領域、４７＝エピタキシャル領域
、４８：領域、４９：領域、５０：埋込み領域、５１〜
５８．１３１〜６７：配線、ＳＴ：サブストレート領域
。

Claims (2)

【特許請求の範囲】
1. （１）２つのトランジスタのエミッタ同志を共通の抵抗
   を通して接地し、ベース間に第１の高周波信号が印加さ
   れる第１の差動回路と、２つのトランジスタのエミッタ
   を共通接続して前記第１の差動回路の一方のトランジス
   タのコレクタに接続し、ベース間に第２の高周波信号が
   印加される第２の差動回路と、２つのトランジスタのエ
   ミッタを共通接続して前記第１の差動回路の他方のトラ
   ンジスタのコレクタに接続し、ベース間に前記第２の高
   周波信号が印加される第３の差動回路とを備えて、前記
   第２および第３の差動回路の片方のトランジスタのコレ
   クタ同志を共通接続した接続点と他方のトランジスタの
   コレクタ同志を接続した接続点とから前記第１の高周波
   信号が前記第２の高周波信号によつて変調された信号を
   出力するようにした二重平衡変調器において、同一モノ
   リシックチップ上に、相互に近接して配置された第１お
   よび第２のトランジスタと、該第１および第２のトラン
   ジスタから一定以上離隔して相互に近接して配置された
   第３および第４のトランジスタと、前記第１〜第４のト
   ランジスタから一定以上離隔した位置に配置された第５
   のトランジスタと、前記第１〜第５のトランジスタから
   一定以上離隔した位置に配置された第６のトランジスタ
   とを形成して、上記第１および第３のトランジスタで前
   記第２の差動回路を構成し、上記第２および第４のトラ
   ンジスタで前記第３の差動回路を構成し、上記第５およ
   び第６のトランジスタで前記第１の差動回路を構成して
   、前記第１および第３のトランジスタのエミッタ電極と
   前記第５のトランジスタのコレクタ電極とを接続する配
   線を前記モノリシックチップ上に形成し、前記第２およ
   び第４のトランジスタのエミッタ電極と前記第６のトラ
   ンジスタのコレクタ電極とを接続する配線は前記第３の
   トランジスタのコレクタ電極と他の電極との間隙を通し
   て配線し、前記第１および第４のトランジスタのベース
   電極を接続する配線は前記第５および第６のトランジス
   タのコレクタ電極と他の電極との間隙を通して配線し、
   前記第２および第３のトランジスタのベース電極を接続
   した配線は前記第１のトランジスタのコレクタ電極と他
   の電極との間隙を通して入力端子に接続したことを特徴
   とする二重平衡変調器。
2. （２）特許請求の範囲第１項記載の二重平衡変調器にお
   いて、前記第１、第２のトランジスタの組および前記第
   ３、第４のトランジスタの組の少なくとも一方の組は、
   コレクタ電極を共通としたことを特徴とするもの。