JPS61150355A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61150355A
JPS61150355A JP59272043A JP27204384A JPS61150355A JP S61150355 A JPS61150355 A JP S61150355A JP 59272043 A JP59272043 A JP 59272043A JP 27204384 A JP27204384 A JP 27204384A JP S61150355 A JPS61150355 A JP S61150355A
Authority
JP
Japan
Prior art keywords
semiconductor device
transistor
chip
terminals
npn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59272043A
Other languages
English (en)
Other versions
JPH0758748B2 (ja
Inventor
Kinya Kamiya
上谷　欣也
Kenichi Yamamoto
健一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59272043A priority Critical patent/JPH0758748B2/ja
Publication of JPS61150355A publication Critical patent/JPS61150355A/ja
Publication of JPH0758748B2 publication Critical patent/JPH0758748B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はＮＰＮ型トランジスタチップとＰＮＰ型トラ
ンジスタチップを含む複数個のトランジスタチップを１
つのパッケージに封止した半導体装置に関するもので、
特に三相モータの速度コントロール等に用いられる。
〔発明の技術的背景とその問題点〕
従来、叙上の目的で形成された半導体装置に第３図に示
される構造のものがある。この半導体装置は外囲器が例
えばエポキシ樹脂でモールド形成された平板状の外囲器
本体部（ｉｏｏ）からリードフレームの端子（１０１，
１０２・・・１１４）を突出し、また。
外囲器本体部に上記端子の一部を導出しているチップベ
ッド（１２１，１２２・・・１２６）にトランジスタチ
ップ（１３１，１３２・・・１３６）が夫々のコレクタ
電極で配設され、他の電極はいずれも夫々がボンディン
グワイヤによって上記各端子に接続されて第４図に示さ
れる回路図に形成される。なお、図によっても明らかな
ように１図の半分のトランジスタチップ（１３１，１３
２，１３３）はＮＰＮトランジスタ、左半分のトランジ
スタチップ（１３４，１３５，１３６）はＰＮＰトラン
ジスタである。また、外囲器本体部（１００）の一方の
主面に第５図に示すように放熱板（１００ａ）がその−
主面を露出して一体にモールド封着されており、この放
熱板は内装されている上記リードフレームに対しモール
ド樹脂を介してリードフレームのトランジスタチップ配
設面の反対側の面に対向する。
叙上の半導体装置は三相のモータに対応させるため、端
子（１０２）と端子（１０９）、端子（１０４）と端子
（１１１）、端子（１０５）と端子（１１２）の各々を
外部配線で接続する必要がある６次に端子が１４本もあ
り。
外囲器の大きさとしては５０Ｗ程度のモータに適合する
大きさで長さ６０ｍｍ程度になり、上記外部配線の複雑
化と併せて相当のスペースを要するという問題がある。
〔発明の目的〕
この発明は上記半導体装置の問題点に鑑み、外部配線を
含み小型化された半導体装置を提供する。
〔発明の概要〕
この発明にかかる半導体装置は、そのマウント部が複数
の端子リードの一部に接続したチップベッドに、ＮＰＮ
トランジスタチップとＰＮＰ　トランジスタチップを夫
々のコレクタで導電接続してなることを特徴とするもの
である。
〔発明の実施例〕
以下にこの発明の一実施例につき第１図および第２図を
参照して説明する。なお、説明において、従来と変わら
ない部分については図面に同じ符号をつけて示し説明を
省略し、相違点につき詳述する。
第１図に示されるように、３個のチップベッド（３１，
３２，３３）の夫々にＮＰＮトランジスタチップとＰＮ
Ｐ　トランジスタチップ（２１，２４ン、（２２，２５
）、（２３，２６）がコレクタで導電接続してマウン１
一部が形成され、これらチップベッドは夫々端子（３，
６゜９）に接続されている。また、上記各トランジスタ
のベースは隣接の端子（２，５，８）（Ｎ　Ｐ　Ｎ　）
−ランジスタチップ）、（４，７，１０）（Ｐ　Ｎ　Ｐ
　トランジスタチップ）に接続され導出されている。さ
らにＮＰＮトランジスタチップ（２１，２２，２３）の
エミッタは導電パターンによって端子（１１）に、ＰＮ
Ｐトランジスタチップ（２４，２５，２６）のエミッタ
は導電パターンによって端子（７）に接続されて第２図
に示される回路形成が達成されている。
〔発明の効果〕
この発明によれば、従来１個のトランジスタチップをマ
ウントするのに１つのチップベッドを用いて１個の端子
に導出されていたものを、ＮＰＮ。
ＰＮＰ型トランジスタの２個を１つのチップベッドに夫
々のコレクタ電極でマウントし共通の端子に導出するよ
うにした。これにより、端子数が従来の１４から１１に
減少し得て外囲器の大きさを従来の５８ｍｍから３１．
５ｍ■に小型化が達成された。
また、従来外部回路で接続を施していたＮＰＮ。
ＰＮＰトランジスタのコレクタの接続も省略できたので
、この分を含めて小型化はさらに増長される顕著な効果
がある。
【図面の簡単な説明】
第１図はこの発明の一実施例にががる半導体装置のマウ
ント部の断面図、第２図は第１図に示す半導体装置の回
路図、第３図は従来の半導体装置のマウント部の断面図
、第４図は第３図に示す半導体装置の回路図、第５図は
半導体装置の断面図である。

Claims (1)

    【特許請求の範囲】
  1. 複数の端子リードと、この端子リードの一部に接続した
    チップベッドにＮＰＮトランジスタチップおよびＰＮＰ
    トランジスタチップを夫々のコレクタで導電接続したマ
    ウント部と、前記トランジスタのエミッタ、ベースを端
    子リードに導電接続した電極導出部とを封止樹脂で封止
    してなる樹脂封止型の半導体装置。
JP59272043A 1984-12-25 1984-12-25 半導体装置 Expired - Lifetime JPH0758748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59272043A JPH0758748B2 (ja) 1984-12-25 1984-12-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59272043A JPH0758748B2 (ja) 1984-12-25 1984-12-25 半導体装置

Publications (2)

Publication Number Publication Date
JPS61150355A true JPS61150355A (ja) 1986-07-09
JPH0758748B2 JPH0758748B2 (ja) 1995-06-21

Family

ID=17508318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59272043A Expired - Lifetime JPH0758748B2 (ja) 1984-12-25 1984-12-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH0758748B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206166A (ja) * 1987-02-23 1988-08-25 Toshiba Corp 大電力パワ−モジユ−ル
US5019893A (en) * 1990-03-01 1991-05-28 Motorola, Inc. Single package, multiple, electrically isolated power semiconductor devices
JP2011081600A (ja) * 2009-10-07 2011-04-21 Panasonic Corp 安定化電源回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4842686A (ja) * 1971-09-30 1973-06-21
JPS526470A (en) * 1975-07-07 1977-01-18 Hitachi Ltd Semiconductor integrated circuit
JPS559401A (en) * 1978-07-05 1980-01-23 Hitachi Ltd Leed frame
JPS59112954A (ja) * 1982-12-08 1984-06-29 バイエル・アクチエンゲゼルシヤフト ジイソシアネ−ト、ジイソシアネ−ト混合物およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4842686A (ja) * 1971-09-30 1973-06-21
JPS526470A (en) * 1975-07-07 1977-01-18 Hitachi Ltd Semiconductor integrated circuit
JPS559401A (en) * 1978-07-05 1980-01-23 Hitachi Ltd Leed frame
JPS59112954A (ja) * 1982-12-08 1984-06-29 バイエル・アクチエンゲゼルシヤフト ジイソシアネ−ト、ジイソシアネ−ト混合物およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206166A (ja) * 1987-02-23 1988-08-25 Toshiba Corp 大電力パワ−モジユ−ル
US5019893A (en) * 1990-03-01 1991-05-28 Motorola, Inc. Single package, multiple, electrically isolated power semiconductor devices
JP2011081600A (ja) * 2009-10-07 2011-04-21 Panasonic Corp 安定化電源回路

Also Published As

Publication number Publication date
JPH0758748B2 (ja) 1995-06-21

Similar Documents

Publication Publication Date Title
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH064595Y2 (ja) ハイブリッドｉｃ
JP2809945B2 (ja) 半導体装置
JPS61117858A (ja) 半導体装置
JPH04216661A (ja) 集積回路パッケージアセンブリ
JPS61150355A (ja) 半導体装置
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
JPS6028256A (ja) 半導体装置
JPH04144269A (ja) 混成集積回路装置
JPS62158352A (ja) 樹脂封止半導体装置
US6329707B1 (en) Twin transistor device with improved collector-base isolation
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JP3466354B2 (ja) 半導体装置
JP2555522Y2 (ja) 樹脂封止型半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPH0521694A (ja) 半導体装置
KR20010058586A (ko) 반도체패키지 및 이를 이용한 실장방법
JPH0364934A (ja) 樹脂封止型半導体装置
JP2912813B2 (ja) 電子部品
JPS5823469A (ja) 複合パワ−トランジスタ
JPH0851181A (ja) 樹脂封止型半導体装置
JPH04252061A (ja) マルチチップ型半導体装置
JPS6149449A (ja) 半導体装置の製造方法
JPS61112338A (ja) 半導体装置