JPS6116355A - デ−タ転送システムのバス切換装置 - Google Patents
デ−タ転送システムのバス切換装置Info
- Publication number
- JPS6116355A JPS6116355A JP13651284A JP13651284A JPS6116355A JP S6116355 A JPS6116355 A JP S6116355A JP 13651284 A JP13651284 A JP 13651284A JP 13651284 A JP13651284 A JP 13651284A JP S6116355 A JPS6116355 A JP S6116355A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal line
- transfer request
- output
- bus switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データチャネル装置と複数の入出力制御装置
とを一組の入出力パスで接続したデータ転送システムの
パス切換装蟹に関する。
とを一組の入出力パスで接続したデータ転送システムの
パス切換装蟹に関する。
従来のデータ転送システムの構成例を第１図に示す。
第１図において例えば入出力制御装置（以下ＩＯＣと略
す）４から発せられる転送要求信号線（以下ＲＥＱと略
す。）３０１はｌ０Ｃ３、ｌ０Ｃ２の内部回路素子を経
由して、原にＲＥＱ ２０１ 。
す）４から発せられる転送要求信号線（以下ＲＥＱと略
す。）３０１はｌ０Ｃ３、ｌ０Ｃ２の内部回路素子を経
由して、原にＲＥＱ ２０１ 。
ＲＥＱＩＯＩとなり、最徒にデータチャネル装置１に伝
わる。
わる。
また上記ＲＥＱＩＯＩに応答してデータチャネル装置１
よプ発せられる転送要求受付信号線（以下ＡＣＫと略す
）１０２は、ｌ０ｃ２．ｌ０Ｃ３の内部回路素子を経由
して順にＡＣＫ ２０２ 、 ＡＣＫ ３０２となり、
最後にｌ０Ｃ４に伝わる。尚１１０はデータ及びアドレ
スバスである。ここでｌ０Ｃ２またはＩＯＣ３の前記内
部回路素子に供給される電源がオフした場合を考えると
、何れの場合もｌ０Ｃ４のデータ転送動作は全く不可能
になるという欠点があった。
よプ発せられる転送要求受付信号線（以下ＡＣＫと略す
）１０２は、ｌ０ｃ２．ｌ０Ｃ３の内部回路素子を経由
して順にＡＣＫ ２０２ 、 ＡＣＫ ３０２となり、
最後にｌ０Ｃ４に伝わる。尚１１０はデータ及びアドレ
スバスである。ここでｌ０Ｃ２またはＩＯＣ３の前記内
部回路素子に供給される電源がオフした場合を考えると
、何れの場合もｌ０Ｃ４のデータ転送動作は全く不可能
になるという欠点があった。
（発明の目的〕
本発明は、電源断となったＩＯＣがそれ以外のＩＯＣの
データ転送動作に悪影響を与えないようにして、上記欠
点を除去したデータ転送システムのバス切換装置を提供
することを目的とする。
データ転送動作に悪影響を与えないようにして、上記欠
点を除去したデータ転送システムのバス切換装置を提供
することを目的とする。
そのだめの本発明の構成は、データチャネル装置と複数
の入出力装置とを一組の入出力バスで接続し、入出力制
御装置から出力される転送要求信号線および該転送要求
信号線の応答として前記データチャネル装置から出力さ
れる転送要求受付信号線が、該入出力制御装置と該デー
タチャネル装置の間に接続された複数の入出力制御装置
内部の回路素子を経由してデータ転送を行なうデータ転
送システムにおいて、各入出力制御装置と前記転送要求
信号線および前記転送要求受付信号線との間にバス切換
装置を具備し、該入出力制御装置内部の回路素子に供給
される電源が切断状態時に前記転送要求信号線および前
記転送要求受付信号線を該入出力制御装置を経由せずに
前記バス切換装置内部でバイパスさせるよう構成したも
のである。
の入出力装置とを一組の入出力バスで接続し、入出力制
御装置から出力される転送要求信号線および該転送要求
信号線の応答として前記データチャネル装置から出力さ
れる転送要求受付信号線が、該入出力制御装置と該デー
タチャネル装置の間に接続された複数の入出力制御装置
内部の回路素子を経由してデータ転送を行なうデータ転
送システムにおいて、各入出力制御装置と前記転送要求
信号線および前記転送要求受付信号線との間にバス切換
装置を具備し、該入出力制御装置内部の回路素子に供給
される電源が切断状態時に前記転送要求信号線および前
記転送要求受付信号線を該入出力制御装置を経由せずに
前記バス切換装置内部でバイパスさせるよう構成したも
のである。
〔１発明の実施例〕
次に、その一実施例を図面と共に説明する。
第２図は本発明になるデータ転送システムのバス切換装
置の一実施例を適用した該データ転送システムの回路構
成図、第３図は上記バス切換装置の回路構成図であり、
各図中、第１図と同一部分には同一符号を付してその説
明を省略する。
置の一実施例を適用した該データ転送システムの回路構
成図、第３図は上記バス切換装置の回路構成図であり、
各図中、第１図と同一部分には同一符号を付してその説
明を省略する。
図中、転送要求信号線（ＲＥＱ） １０１ 、転送要求
受付信号線（ＡＣＫ） １０２と、ＲＥＱ ２０１ 、
ＡＣＫ２０２との間に入出力制御装置（ＩＯＣ）２の
バス切換装置１０を設け、該切換装置１０とｌ０Ｃ２と
をＲＥＱ １０３ 、１０５及びＡＣＫ １０４ 、１
０６によシ接続する。
受付信号線（ＡＣＫ） １０２と、ＲＥＱ ２０１ 、
ＡＣＫ２０２との間に入出力制御装置（ＩＯＣ）２の
バス切換装置１０を設け、該切換装置１０とｌ０Ｃ２と
をＲＥＱ １０３ 、１０５及びＡＣＫ １０４ 、１
０６によシ接続する。
また同様にＲＥＱ ２０１ 、 ＡＣＫ ２０２とＲＥ
Ｑ３０１ 、 ＡＣＫ ３０２との間に他のバス切換装
置１１を設け、該切換装置１１とｌ０Ｃ３とをＲＥＱ２
０３ 、２０５およびＡＣＫ ２０４ 、２０６によシ
接続する。
Ｑ３０１ 、 ＡＣＫ ３０２との間に他のバス切換装
置１１を設け、該切換装置１１とｌ０Ｃ３とをＲＥＱ２
０３ 、２０５およびＡＣＫ ２０４ 、２０６によシ
接続する。
以下ｌ０Ｃ４以降のＩＯＣについても同様に接続される
が図では省略しである。
が図では省略しである。
ここで前記バス切換装置１０．１１および図では省略し
であるｌ０Ｃ４以降のＩＯＣに接続されるバス切換装置
はすべて同一である。
であるｌ０Ｃ４以降のＩＯＣに接続されるバス切換装置
はすべて同一である。
第３図中、バス切換装置１０は、ｌ０Ｃ２の内部回路素
子１５０に供給される電源Ｐで制御されるリレーのコイ
ルＲＬと、該コイルＲＬで制御されるリレー回路Ａ、お
よびＢとから構成される。
子１５０に供給される電源Ｐで制御されるリレーのコイ
ルＲＬと、該コイルＲＬで制御されるリレー回路Ａ、お
よびＢとから構成される。
電源Ｐがオンの状態の場合はリレーのコイルＲＬは励磁
されリレー回路Ａはａｌ側に倒れ、ＲＥＱ２０１はＲＥ
Ｑ １０５ 、 ＩＯＣ２（７）内部回路素子１５０を
経てＲＥＱ １０３ 、 ＲＥＱ １０１としてデータ
チャネル装置ｌに伝達する。
されリレー回路Ａはａｌ側に倒れ、ＲＥＱ２０１はＲＥ
Ｑ １０５ 、 ＩＯＣ２（７）内部回路素子１５０を
経てＲＥＱ １０３ 、 ＲＥＱ １０１としてデータ
チャネル装置ｌに伝達する。
同時にリレー回路Ｂはｂｌ側に倒れ、ＡＣＫ１０２はＡ
ＣＫ １０４ 、 ＩＯＣ２の内部回路素子１５１を経
テＡＣＫ １０６ 、 ＡＣＫ ２０２として後続ＩＯ
Ｃに伝達される。
ＣＫ １０４ 、 ＩＯＣ２の内部回路素子１５１を経
テＡＣＫ １０６ 、 ＡＣＫ ２０２として後続ＩＯ
Ｃに伝達される。
前記電源Ｐがオフの状態の場合はリレーのコイルＲＬは
消磁されリレー回路Ａはａ２側に倒れ、リレー回路Ｂは
ｂ２側に倒れることにより、ＲＥＱ ２０１ 、 ＡＣ
Ｋ １０２はｌ０Ｃ２の内部回路素子１５０を経ること
なく、それぞれ直接ＲＥＱ １０１ 。
消磁されリレー回路Ａはａ２側に倒れ、リレー回路Ｂは
ｂ２側に倒れることにより、ＲＥＱ ２０１ 、 ＡＣ
Ｋ １０２はｌ０Ｃ２の内部回路素子１５０を経ること
なく、それぞれ直接ＲＥＱ １０１ 。
ＡＣＫ２０２に接続される。
これＫよれば、バス切換装置１０，１１．・・・を設け
ているため、所定のＩＯＣの電源が断となっても、その
パス□切換装置の機能によｆｉ ＲＥＱ 、 ＡＣＫが
夫々電源断のＩＯＣの内部回路を経ることなく、これを
飛び越して次のＩＯＣにデータ転送を行なえ、従来例の
如くデータ転送が不可能になるという不都合を生じない
。
ているため、所定のＩＯＣの電源が断となっても、その
パス□切換装置の機能によｆｉ ＲＥＱ 、 ＡＣＫが
夫々電源断のＩＯＣの内部回路を経ることなく、これを
飛び越して次のＩＯＣにデータ転送を行なえ、従来例の
如くデータ転送が不可能になるという不都合を生じない
。
（発明の効果〕
以上説明した如く、本発明になるデータ転送システムの
パス切換装置によれば、入出力バスに接続された入出力
制御装置に入出力パスをバイパスする機能を有するパス
切換装置を設けることにより、電源断となった入出力制
御装置以外の入出力制御装置が正常にデータ転送を行え
る効果があゐ。
パス切換装置によれば、入出力バスに接続された入出力
制御装置に入出力パスをバイパスする機能を有するパス
切換装置を設けることにより、電源断となった入出力制
御装置以外の入出力制御装置が正常にデータ転送を行え
る効果があゐ。
第１図は従来のデータ転送システムの回路構成図、第２
図は本発明になるデータ転送システムのパス切換装置の
一実施例を適用した該データ転送システムの回路構成図
、第３図は上記パス切換装置の回路構成図である。 １°°゛データチヤネル装置 ２．３．４・・・入出力制御装置（ＩＯＣ）１０．１１
・・・パス切換装置 １１０・・・データ及びアドレスバス １５０．１５１・・・入出力制御装置の内部回路素子Ｒ
Ｌ・・・リレーのコイル Ａ、Ｂ・・・リレー回路
図は本発明になるデータ転送システムのパス切換装置の
一実施例を適用した該データ転送システムの回路構成図
、第３図は上記パス切換装置の回路構成図である。 １°°゛データチヤネル装置 ２．３．４・・・入出力制御装置（ＩＯＣ）１０．１１
・・・パス切換装置 １１０・・・データ及びアドレスバス １５０．１５１・・・入出力制御装置の内部回路素子Ｒ
Ｌ・・・リレーのコイル Ａ、Ｂ・・・リレー回路
Claims (1)
- データチャネル装置と複数の入出力制御装置とを一組の
入出力バスで接続し、入出力制御装置から出力される転
送要求信号線および該転送要求信号線の応答として前記
データチャネル装置から出力される転送要求受付信号線
が該入出力制御装置と該データチャネル装置の間に接続
された複数の入出力制御装置内部の回路素子を経由して
データ転送を行なうデータ転送システムにおいて、各入
出力制御装置と前記転送要求信号線および前記転送要求
受付信号線との間にバス切換装置を具備し、該入出力制
御装置内部の回路素子に供給される電源が切断状態時に
前記転送要求信号線および前記転送要求受付信号線を該
入出力制御装置を経由せずに前記バス切換装置内部でバ
イパスさせるよう構成したことを特徴とするデータ転送
システムのバス切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13651284A JPS6116355A (ja) | 1984-07-03 | 1984-07-03 | デ−タ転送システムのバス切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13651284A JPS6116355A (ja) | 1984-07-03 | 1984-07-03 | デ−タ転送システムのバス切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116355A true JPS6116355A (ja) | 1986-01-24 |
Family
ID=15176902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13651284A Pending JPS6116355A (ja) | 1984-07-03 | 1984-07-03 | デ−タ転送システムのバス切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116355A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
-
1984
- 1984-07-03 JP JP13651284A patent/JPS6116355A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017068796A (ja) * | 2015-10-02 | 2017-04-06 | 株式会社ジェイテクト | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351002B2 (ja) | ||
| JPS6116355A (ja) | デ−タ転送システムのバス切換装置 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPS58134597A (ja) | デ−タ交換装置における系間接続方式 | |
| JPH01298442A (ja) | 冗長構成ｃｐｕの制御方式 | |
| JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
| JPH09259095A (ja) | 中央処理システム | |
| JPH0368590B2 (ja) | ||
| JPH0531768B2 (ja) | ||
| JPH0465742A (ja) | バス中継装置 | |
| JPH04205102A (ja) | 二重化システム | |
| JPS59200531A (ja) | 二重化切替方式 | |
| JPH02226933A (ja) | トランクライン接続方式 | |
| JPH06223032A (ja) | 転送制御装置 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPH09282243A (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPH0531408U (ja) | 多重通信回路 | |
| JPS6336646A (ja) | 拡張網制御回路 | |
| JPS6184953U (ja) | ||
| JPH04205103A (ja) | 二重化システム | |
| JPS63143639A (ja) | システム監視装置 | |
| JPH05158859A (ja) | 情報処理装置 |