JPS61166146A - 集積回路用ポンデイングパツド - Google Patents

集積回路用ポンデイングパツド

Info

Publication number
JPS61166146A
JPS61166146A JP60006773A JP677385A JPS61166146A JP S61166146 A JPS61166146 A JP S61166146A JP 60006773 A JP60006773 A JP 60006773A JP 677385 A JP677385 A JP 677385A JP S61166146 A JPS61166146 A JP S61166146A
Authority
JP
Japan
Prior art keywords
bonding pad
bonding
parasitic capacity
pad
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60006773A
Other languages
English (en)
Inventor
Seiichiro Kanazawa
金沢　清一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60006773A priority Critical patent/JPS61166146A/ja
Publication of JPS61166146A publication Critical patent/JPS61166146A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路基板上に設けられたボンディング線接続
用の集積回路用ボンディングパッドに関する。
〔従来の技術〕
ＩＣ（集積化回路）の外部端子は、ボンディング線によ
ってチップ上の回路素子と接続されている。一般に、チ
ップ上の回路素子とボンディング線を接続する場合の手
法としては、回路素子からチップ周辺近くまで配線を引
き出し、ボンディング線と接続するところの面積を広く
とるのが一般的であり、この広いところをボンディング
パッドと称する。ボンディングパットの大きさは、ボン
ディング線とボンディングパッドとの接続の機械的強度
を確保すること、ボンディングの作業性が良いことを考
慮すると大きいほど好域しいが、ボンディングパッドの
持つ寄生容量がＩＣの電気的特性に悪影響を及ぼし、特
に高速、高周波用ＩＣにおいてはボンディングパッドの
寄生容量を無視することができないため、従来のボンデ
ィングパッドはできる限り小さい形状にしている。
〔発明が解決しようとする問題点〕
第７図は従来のＩＣの斜視図である。ボンディングパッ
ド１と、パッケージ２」二にメタライズ処理を施された
パッケージ端子３とは直径が数十μｍ程度のボンディン
グ線４によって電気的に接続されている。
ボンディングパッド１は寄生容量を極力押さえて、高速
化、広帯域化を実現するために、寸法を小さくしである
。従ってボンディングパッドの寸法カ小さ過ぎる為、ボ
ンディング作業を自動化するのに不向きであり、また微
少なボンディングズレによってボンディングパッドから
はみ出してしまいやすく、従来の小形ボンディングパッ
ドを用いたＩＣは、組立の作業性、組立の歩留りに欠点
があった。
本発明の目的は、寄生容量を低くおさえ、しかもボンデ
ィングの品質、作業性が良好なボンディングパッドを提
供するものである。
〔問題点を解決するための手段〕
本発明は半導体チップ十に設けられたボンディングパッ
ドの表面メタライズ部分の一部を除去したことを特徴と
する集積回路用ボンディングパッドである。
〔実施例〕
以下に、本発明の一実施例を図によって説明する・ 第２図は本発明によるボンティングパット５を用いたＩ
Ｃの一実施例の斜視図を示す。ボンディングパッド５の
大きさはボンディング線４の太さと比較して十分に太き
いため、少々のズレが生じてもボンデインクパッド５か
らはみ出すことはなく、ボンディングの品質、作業性は
良好である。
第１図は本発明によるボンディングパッドの一例を示す
。第１図における創線部はメタライズ処理された導体部
で、ボンディングパッド５の寄生容量としては導体部と
チップ基板間が考えられ、本発明は白抜き部分の導体部
を除去ｌ〜、寄生容量を減少させたものである。捷だ、
余（線部の面積はボンディングワイヤの引っ張り強度に
削えうるだけの実施例を示し、多Ｉ線部の内外両導体部
が分囲（シている例であり、寄生容量の削減に有効であ
る。
なお、本発明によるボンティングパッドの白抜き部分の
形状が第３図、第１図と異なる場合でも、効果は非常に
大きいことは明白である。
第４図は本発明のボンティングパットを用いたＯＲ／Ｎ
ＯＲゲートの出力波形であり、第５図は本発明のボンデ
ィングパッドと外形寸法を同じにし、全面メタライズし
た場合のＯＲ／ＮＯＲゲートの出力波形である。第５図
では立上シ、立下り波形に段がついてお９、高速動作に
追従できないことが明らかである。
第６図は本発明のボンディングパッドを使った場合の増
幅器の周波数特性と、本発明のボンディ、ングパツドと
外形寸法が同じ従来のボンディングパッドによる増幅器
の周波数特性を比較したものであり、利得が低下しはじ
めるところで違いが顕著にあられれる。なお、第６図に
おいて実線が本発明によるボンディングパッドを使用し
たＩＣの周波数特性、点線が従来品の周波数特性である
。
〔発明の効果〕
以上説明したように本発明によれば、寄生容量を低減で
き、したがって、ＩＣの高速、高周波特性、信頼性を向
上できる効果を有するものである。
【図面の簡単な説明】
第１図は本発明の一実施例を示す正面図、第２図は本発
明によるポンプイングツくラドを使用したＩＣの斜視図
、第３図は本発明のポンプイングツくラドの他の実施例
を示す正面図、第４図、第５図、第６図はＩＣの電気的
特性を示す特性図、第７図は従来のＩＣを示す斜視図で
ある。 １・・・ボンディングパッド、２・・・パッケージ、３
・・・パッケージ端子、４・・ボンディング線、５，６
・・ボンディングパッド 特許出願人　　呂本電気株式会社 ←＋］探り田（〉） ←−１−１ρ−日（ト）

Claims (1)

    【特許請求の範囲】
  1. （１）半導体チップ上に設けられたボンディングパッド
    において、該ボンディングパッドの表面メタライズ部分
    の一部を除去したことを特徴とする集積回路用ボンディ
    ングパッド。
JP60006773A 1985-01-18 1985-01-18 集積回路用ポンデイングパツド Pending JPS61166146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60006773A JPS61166146A (ja) 1985-01-18 1985-01-18 集積回路用ポンデイングパツド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60006773A JPS61166146A (ja) 1985-01-18 1985-01-18 集積回路用ポンデイングパツド

Publications (1)

Publication Number Publication Date
JPS61166146A true JPS61166146A (ja) 1986-07-26

Family

ID=11647489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60006773A Pending JPS61166146A (ja) 1985-01-18 1985-01-18 集積回路用ポンデイングパツド

Country Status (1)

Country Link
JP (1) JPS61166146A (ja)

Similar Documents

Publication Publication Date Title
US6847100B2 (en) High speed IC package configuration
US7098527B2 (en) Integrated circuit package electrical enhancement with improved lead frame design
JPS6054461A (ja) 集積回路装置
JPH03195049A (ja) 半導体集積回路装置
JPS61166146A (ja) 集積回路用ポンデイングパツド
JPH0758138A (ja) ワイヤボンディング構造およびそのボンディング方法
JPH05121632A (ja) 半導体装置
JP3157547B2 (ja) 半導体パッケージ
JP2836602B2 (ja) モールド型半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH01143502A (ja) マイクロ波集積回路
JP3192238B2 (ja) 半導体装置の組立方法
JP2637975B2 (ja) 半導体装置用パツケージ
JPS6348129Y2 (ja)
JP2725317B2 (ja) 樹脂封止型半導体装置
JPH05211279A (ja) 混成集積回路
JPH04368165A (ja) 半導体装置用パッケージ
JPS63258054A (ja) 半導体集積回路装置
JPH07114217B2 (ja) テープキャリア方式の半導体装置
JPH04346501A (ja) マイクロ波集積回路モジュール
JPH09213751A (ja) 半導体集積回路装置
JPH01143230A (ja) 半導体装置
JPS61184852A (ja) 集積回路パツケ−ジ
JPH0637234A (ja) 半導体装置