JPH0451985B2 - - Google Patents
Info
- Publication number
- JPH0451985B2 JPH0451985B2 JP58103024A JP10302483A JPH0451985B2 JP H0451985 B2 JPH0451985 B2 JP H0451985B2 JP 58103024 A JP58103024 A JP 58103024A JP 10302483 A JP10302483 A JP 10302483A JP H0451985 B2 JPH0451985 B2 JP H0451985B2
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- film
- insulating
- insulating film
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、GaAs絶縁ゲート型電界効果トラン
ジスタに関するものである。
ジスタに関するものである。
（従来技術とその問題点）
GaAsはSiに比べて電子移動度が数倍大きいた
め高速動作素子用の材料として期待されてきた。
ところが、Siでは熱酸化膜SiO2とSiとの界面が良
好であり、容器にMOSFETが実現できるが、
GaAsではどのような絶縁膜形成法を用いても界
面準位密度が高く、良好なMIS構造は得られてい
ない。このためGaAsの電界効果トランジスタと
してはGaAsと金属とのシヨツトキ障壁を利用し
たシヨツトキゲート型電界効果トランジスタ（以
下MESFETと略す）が用いられてきた。ところ
がGaAs MESFETではゲート電極に＋0.8V以上
の正電圧を印加できないことから、エンハンスメ
ント型MESFETを用いたGaAsIC（DCFL）では
論理振巾を大きくとれないという問題点があつ
た。またシヨツトキゲートは熱や電気的シヨツク
に弱く破損しやすいことも問題であつた。
め高速動作素子用の材料として期待されてきた。
ところが、Siでは熱酸化膜SiO2とSiとの界面が良
好であり、容器にMOSFETが実現できるが、
GaAsではどのような絶縁膜形成法を用いても界
面準位密度が高く、良好なMIS構造は得られてい
ない。このためGaAsの電界効果トランジスタと
してはGaAsと金属とのシヨツトキ障壁を利用し
たシヨツトキゲート型電界効果トランジスタ（以
下MESFETと略す）が用いられてきた。ところ
がGaAs MESFETではゲート電極に＋0.8V以上
の正電圧を印加できないことから、エンハンスメ
ント型MESFETを用いたGaAsIC（DCFL）では
論理振巾を大きくとれないという問題点があつ
た。またシヨツトキゲートは熱や電気的シヨツク
に弱く破損しやすいことも問題であつた。
ところが、GaAs絶縁ゲート電界効果トランジ
スタ（以下GaAs MISFETと略す）は、Siの
MOSFETに比べて動作速度が速く、またGaAs
のシヨツトキゲート電界効果トランジスタ
（MESFET）に比べてゲートに正電圧を加えるこ
とができるため、集積回路を形成したときの論理
振巾を大きくとれるという点、現在FET，ICが
用いられているあらゆる分野に用いることがで
き、その産業上の利用分野は極めて大きく、特に
高速処理が必要な分野、例えば計算機のCPV、
メモリ、画像処理等で利用が期待できるという点
から、GaAs MISFETの開発が強く要求されて
来ている。
スタ（以下GaAs MISFETと略す）は、Siの
MOSFETに比べて動作速度が速く、またGaAs
のシヨツトキゲート電界効果トランジスタ
（MESFET）に比べてゲートに正電圧を加えるこ
とができるため、集積回路を形成したときの論理
振巾を大きくとれるという点、現在FET，ICが
用いられているあらゆる分野に用いることがで
き、その産業上の利用分野は極めて大きく、特に
高速処理が必要な分野、例えば計算機のCPV、
メモリ、画像処理等で利用が期待できるという点
から、GaAs MISFETの開発が強く要求されて
来ている。
GaAs MISFETの製造において、従来の方法
では、GaAs表面に絶縁膜を形成すると、絶縁膜
の種類によらず、Gaの空孔が生じ、界面準位密
度が大きくなるため、良好な界面が得られなかつ
た。
では、GaAs表面に絶縁膜を形成すると、絶縁膜
の種類によらず、Gaの空孔が生じ、界面準位密
度が大きくなるため、良好な界面が得られなかつ
た。
（発明の構成）
本発明は、これらの問題点を解決するためにな
されたものであり、GaAsのMISFETの製造方法
を与えるものである。
されたものであり、GaAsのMISFETの製造方法
を与えるものである。
以下本発明を説明する。
このGaAs表面Gaの絶縁側への拡散を抑制する
ために発明者等は、SiO2のアルコール溶液にGa
をあらかじめ含ませ熱処理するとこにより、良好
な界面を得ている。また発明者等は、GaAs表面
の真空蒸着Alをちようど界面まで陽極酸化する
方法によつても良好な界面を得ている。しかし本
発明は、これらの絶縁膜形成法をさらに改善した
ものであり、超高真空中でGaAsの成長に引き続
き多量のGaを含んだAl膜を形成する方法を用い
るものである。
ために発明者等は、SiO2のアルコール溶液にGa
をあらかじめ含ませ熱処理するとこにより、良好
な界面を得ている。また発明者等は、GaAs表面
の真空蒸着Alをちようど界面まで陽極酸化する
方法によつても良好な界面を得ている。しかし本
発明は、これらの絶縁膜形成法をさらに改善した
ものであり、超高真空中でGaAsの成長に引き続
き多量のGaを含んだAl膜を形成する方法を用い
るものである。
以下本発明の製造方法を図面に基づいて説明す
る。
る。
先ず第１図ａに示すように半絶縁性GaAs基板
１上にSIドープｎ型GaAs層２を分子線エピタキ
シヤル法で1000Å成長させ、基板温度を低下させ
たのち、引き続き超高真空中でGaとAlの分子線
によりGaとAlとの固溶合金膜３を500Å成長させ
る。固溶合金中のGaのモル％は20〜80％である。
１上にSIドープｎ型GaAs層２を分子線エピタキ
シヤル法で1000Å成長させ、基板温度を低下させ
たのち、引き続き超高真空中でGaとAlの分子線
によりGaとAlとの固溶合金膜３を500Å成長させ
る。固溶合金中のGaのモル％は20〜80％である。
AlとGaとの固溶合金では、29℃以上では相分
離が起こつてしまうため基板を充分冷やしてから
Ga−Al膜を成長させている。
離が起こつてしまうため基板を充分冷やしてから
Ga−Al膜を成長させている。
次に固溶合金膜３を酸素プラズマ中でちようど
固溶合金膜３がすべて絶縁膜４になるまで酸化す
る（第１図ｂ）。
固溶合金膜３がすべて絶縁膜４になるまで酸化す
る（第１図ｂ）。
次に第１図ｃに示すように２領域の絶縁膜４を
除去する。
除去する。
この後この領域にAuGeNiによる電極パターン
を形成し、450℃３分間熱処理してオーミツク電
極５，６とする（第１図ｄ）。
を形成し、450℃３分間熱処理してオーミツク電
極５，６とする（第１図ｄ）。
次に第１図ｅに示すようにオーミツク電極５，
６間の絶縁膜３上にAlのゲート電極７を形成す
る。
６間の絶縁膜３上にAlのゲート電極７を形成す
る。
Ga−Al膜を絶縁化する方法は、実施例で述べ
た酸素プラズマ中での陽極酸化法に限らず、たと
えば電解質溶液中での陽極酸化法でも良い。これ
らの方法でのGa−Al膜の酸化の終了の検知は、
陽極電圧一時間曲線の傾きの変化または干渉色の
出現によつて容易に検知できる。
た酸素プラズマ中での陽極酸化法に限らず、たと
えば電解質溶液中での陽極酸化法でも良い。これ
らの方法でのGa−Al膜の酸化の終了の検知は、
陽極電圧一時間曲線の傾きの変化または干渉色の
出現によつて容易に検知できる。
（発明の効果）
本発明においては、下記の優れた効果がある。
GaAs層をいつたん大気中にさらすとGaAs
表面にGaAsのnative oxide膜ができてしま
い、良好な界面が得られないが、本発明では、
超高真空中でGaで含んだAl膜を成長させてい
るため上記問題はない。
表面にGaAsのnative oxide膜ができてしま
い、良好な界面が得られないが、本発明では、
超高真空中でGaで含んだAl膜を成長させてい
るため上記問題はない。
このGa−Al膜は、Gaを多量に含んでいるこ
とにより、酸化中あるいはその後の熱処理中に
Gaが絶縁膜中に拡散するのが抑えられる。
とにより、酸化中あるいはその後の熱処理中に
Gaが絶縁膜中に拡散するのが抑えられる。
このGa−Al膜はAlを含んでいることによ
り、電気提供率が高く耐薬品性も良い安定な酸
化膜を得る。
り、電気提供率が高く耐薬品性も良い安定な酸
化膜を得る。
このGa−Al膜はAlを含んでいることによ
り、超高真空中であるにもかかわらず、GaAs
表面にごくわずか存在する酸素を吸収してい
る。
り、超高真空中であるにもかかわらず、GaAs
表面にごくわずか存在する酸素を吸収してい
る。
（産業上の利用可能性）
上記実施例ではｎ型、GaAs層２を動作層とし
て用いており、ゲート電極に印加する電圧により
ゲート電極直下の空乏層の厚さを変え、動作層２
を流れる電流を変調する型のFETであるが、
FET構造はこの実施例に限るものではない。例
えばp-型層を動作層として用いた反転型の
MISFETにも本発明による絶縁膜形成法は適用
することができる。
て用いており、ゲート電極に印加する電圧により
ゲート電極直下の空乏層の厚さを変え、動作層２
を流れる電流を変調する型のFETであるが、
FET構造はこの実施例に限るものではない。例
えばp-型層を動作層として用いた反転型の
MISFETにも本発明による絶縁膜形成法は適用
することができる。
第１図ａ，ｂ，ｃ，ｄ及びｅは本発明による一
実施例の説明のための図であり、製造プロセスの
各段階での素子の断面構造を示すためのものであ
る。 １は半絶縁性GaAs基板、２はｎ型GaAs層、
３はGa−Al固溶合金膜、４はGa−Alの酸化膜、
５，６はオーミツク電極（AuGeNi）、７はゲー
ト電極（Al）である。
実施例の説明のための図であり、製造プロセスの
各段階での素子の断面構造を示すためのものであ
る。 １は半絶縁性GaAs基板、２はｎ型GaAs層、
３はGa−Al固溶合金膜、４はGa−Alの酸化膜、
５，６はオーミツク電極（AuGeNi）、７はゲー
ト電極（Al）である。
Claims (1)
- １ 半絶縁性GaAs基板上に超高真空中で、
GaAs層を成長させる工程と、該GaAs層上にひ
き続き超高真空中でGaを多量に含んだAl膜を成
長させる工程と、該Al膜を絶縁化する工程と、
２領域の該絶縁膜を除去する工程と、該２領域に
オーミツク電極を形成する工程と、該２オーミツ
ク電極間の前記絶縁膜上にゲート電極を形成する
工程を含むGaAs絶縁ゲート型電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103024A JPS59227164A (ja) | 1983-06-08 | 1983-06-08 | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58103024A JPS59227164A (ja) | 1983-06-08 | 1983-06-08 | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59227164A JPS59227164A (ja) | 1984-12-20 |
| JPH0451985B2 true JPH0451985B2 (ja) | 1992-08-20 |
Family
ID=14343072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58103024A Granted JPS59227164A (ja) | 1983-06-08 | 1983-06-08 | ＧａＡｓ絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59227164A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231170A (ja) * | 1985-08-02 | 1987-02-10 | Agency Of Ind Science & Technol | 化合物半導体装置の構造 |
-
1983
- 1983-06-08 JP JP58103024A patent/JPS59227164A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59227164A (ja) | 1984-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| US5172203A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| JPS5891682A (ja) | 半導体装置 | |
| JPH03501670A (ja) | 炭化珪素製ｍｏｓｆｅｔ | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| JPH0451985B2 (ja) | ||
| JPS5932174A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04132232A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2773449B2 (ja) | 金属絶縁物半導体電界効果トランジスタ | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPS59165460A (ja) | 半導体装置およびその製造方法 | |
| JPS61183961A (ja) | 電極の製造方法 | |
| JPH04246836A (ja) | 電界効果トランジスタの製造方法および結晶成長用保護膜の形成方法 | |
| CA1251579A (en) | Semiconductor device with polycrystalline silicon active region and method of fabrication thereof | |
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPS60140875A (ja) | 半導体装置 | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH01260816A (ja) | 化合物半導体装置の製造方法 | |
| JPS59181066A (ja) | 半導体装置の製造方法 | |
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPS6318677A (ja) | ３−５族半導体装置 | |
| JPH0449627A (ja) | 化合物半導体装置の製造方法 | |
| JPH0563946B2 (ja) | ||
| JPH04212447A (ja) | 化合物半導体集積回路装置およびその製造方法 |