JPS61192560A - ドット制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ドツト制御方式に関し、特に互いの列がドツ
トピッチの非整数倍の距離に千鳥配列された印字ヘッド
を用いるシリアルドツトマトリクス型プリンタのドツト
制御方式に関するものである。

〔発明の背景〕

互いの列がドツトピッチの非整数倍の距離に２列に千鳥
配列されている印字ヘッドを用いたシリアルドツトマト
リクス型プリンタでは、第２図に示すように、基本ドツ
ト列に対してハーフドツト列が横行および縦列ともにず
れた位置に配置される。千鳥配列にすることにより、ド
ツト間隔を密に印字することや、隣接するドツトの一部
を重畳して印字することが可能で、印字品質を向上させ
ることができる。このような印字ヘッドで１文字。

図形を拡大、縮小する方法として、従来、特開昭５５−
１６６７８５号公報、特開昭５８−１６９６８８号公報
等に記載のものがある。前者では。

あらかじめキャラクタ−ジェネレータ（ＣＣ）自体を千
鳥編み変換論理が不要となるように、変換して記憶して
おくことにより、制御回路を簡単化している、つまり１
通常は、先行／後行ドツトの重ね合わせができるように
、ハードウェアまたはマイクロプログラムで編集を行う
（千鳥編み変換論理）のであるが、前者では、これをＣ
Ｇに対して先に変換して記憶させるのである。また、後
者では、文字、図形のデータレジスタの内容をパターン
バッファメモリ側に転送する時のクロック比を変化させ
ることにより、拡大、縮小して印刷している。すなわち
、２倍に拡大するときには縦横両方向に同一内容を２度
パターンバッファメモリに転送するのである。しかし、
前者では、ＣＧメモリの容量が大となり、またドツト変
換のとき、隣接する文字間の重ね合せ編集が必要となる
。さらに、後者では、拡大または縮小の倍率が整数倍ま
たは整数分の１に限定されており、任意の倍率に可変で
きないという問題がある。・ 千鳥配列は、第２図のように、基準ドツト２１の間隔ａ
の７．５倍離れた位置にハーフドツト列２２を配置して
おり、従来、それらの駆動タイミングはそれぞれ固定し
ている。すなわち、第２図において、基準ドツト２１と
ハーフドツト２２の両方の一時記憶回路の出力のうち、
基準ドツト２１に対応するデータは固定のタイミング〔
１〕で出力する一方、ハーフドツト２２に対応するデー
タは固定のタイミング〔２〕で出力している。第２図に
おいて、走査方向のドツトピッチをａにして印字する場
合には、もし基準ドツト２１とハーフドツト２２とを同
じタイミングで印字するならば。

０．５ピツチずれているため、基準ドツト２１とハーフ
ドツト２２を同一線上に重ね合わせることはできない、
従って、第２図のドツト配列のヘッドでは、異なる固定
のタイミングで制御され、第４図に示すように、ドツト
の駆動周期をＴとするとき、ハーフドツト２２は基準ド
ツト２１に対してＴ／２だけタイミングをずらせて出力
される。

この場合、印字ヘッドを右方向に走査してハーフドツト
２２のタイミングをＴ／２遅らせたときには、ハーフド
ツト２２は第２図の位置８に印字され、また印字ヘッド
を左方向に走査してハーフドツト２２のタイミングをＴ
／２遅らせたときには、ハーフドツト２２は位置７に印
字されることになる。従って、右方向に走査するときに
は、８Ｔだけ後の基準ドツト２１と重ね合わせられ、左
方向に走査するときには、７Ｔだけ前に印字された基準
ドツト２１と重ね合わせられる。第４図には。

Ｔ／２だけずらせて基準ドツトと八−フドツトをそれぞ
れｔ時間制御するタイミング〔１〕とタイミング〔２〕
のパルス、出力するドツトデータを一時記憶させる記憶
回路に対して、データを時々刻々更新するためのライト
タイミングパルス、そのライトタイミングパルスにより
ドツト記憶回路にライトされるデータ（ｎ−ＩＬ　ｎ、
（ｎ＋１）。

およびドツト記憶回路から出力される基準ドツト列とハ
ーブドツト列のデータ（ｎ　　ｔＬ　ｎ、（ｎ＋１）が
示されている。このように、印字ヘッドの走査速度と印
字素子の単位時間当りの駆動回数の比を一定とし、印字
ヘッドの走査方向のドツトピッチが一定である場合には
、従来の拡大、縮小機能のみで十分である。しかし、印
字ヘッドと印字素子の単位時間当りの駆動回数の比を変
えて。

印字ヘッドの走査方向のドツトピッチを可変にする場合
には、従来の拡大、縮小機能では期待する効果は望めな
い。すなわち、第３図に示すように。

印字ヘッドの走査速度に対する印字素子の単位時間当り
の駆動回数の比を倍にし、ドツトピッチをａ　／　２に
して印字しようとする場合には、ハーブドツト２２は基
準ドツト２１からドツトピッチの整数倍（第３図では、
１５倍）の位置となるので。

第４図のように、固定のタイミングで、かつハーブドツ
ト２２を基準ドツト２１に対してＴ／２だけずれたタイ
ミングで出力したのでは、第２図の場合とは異なり、重
ね合わせが行われない。すなわち、この場合には、基準
ドツト２１とハーフドツト２２のタイミングを同一にし
なければ、重ね合わせを行うことができない、このこと
は、ドツトピッチを５ａ／６にする場合にも、全く同じ
ことが当てはまる。　７．５間隔の印字ヘッドを用いて
、縮小ピッチとして必要性の多い５７６（エリート）、
３１５（コンデンス）、１／２（半角）等の印字を行う
場合にも同じことであって、基準ドット２Ｉとハーフド
ツト２２の間隔が基本ドツトピッチの非整数倍である印
字ヘッドを用いるならば、両ドツトの重ね合わせができ
ず、その結果として、印字状態が乱れてしまうという問
題があった。

〔発明の目的］ 本発明の目的は、このような従来の問題を解決し、２列
の千鳥配列の印字ヘッドを用いて、基準ドツトとハーフ
ドツトの重ね合わせを可能とし、任意の倍率で拡大、縮
小して鮮明な印字を行うことができるドツト制御方式を
提供することにある。

〔発明の概要〕

上記目的を達成するために１本発明のドツト制御方式は
、基準ドツトデータとハーフドツトデータのうち、ハー
フドットデータのみを一時記憶する記憶手段、基準ドツ
トデータを出力させる第１のタイミングを発生するタイ
マ、該第１のタイミングから所定の時刻だけ遅れた第２
のタイミングを発生するタイマ、および上記第１と第２
のタイミングのうちいずれによりハーフドツトデータを
出力させるかを決定する手段を具備し、該タイミング決
定手段により、ハーフドツトデータの出力タイミングを
可変にすることに特徴がある。

〔発明の実施例〕

以下１本発明の実施例を、図面により詳細に説明する。

本発明の原理は、第２図に示すような配列の印字ヘッド
を用いて、基本ドツトピッチより小さなドツトピッチに
して縮小文字を印字する場合、いずれかのドツト列を基
準ドツト列と定めると、印字位置が目的の位置からずれ
るのは、ハーフドツトに関してのみであるから、ハーフ
ドツトの駆動タイミングを任意に可変できるようにして
、任意の倍率で拡大、縮小を行えるようにした。

第１図は１本発明の一実施例を示すドツト制御回路の構
成図である。

このドツト制御回路は、基準ドツトとハーブドツトの両
方のドツトデータを一時記憶するためのドツト記憶回路
ｌと、このドツト記憶回路ｌの出力のうちハーフドツト
に対応するドツトデータのみ一時記憶するためのハーフ
ドツト記憶回路８と基準ドツトの出力タイミングとなる
タイミング（１）のパルスを発生させるタイマ２と、上
記タイミング〔１〕の発生を契機としてタイミング〔１
〕から所定の時刻だけ遅れたタイミング〔２〕のパルス
を発生させるタイマ３と、ハーフドツトの出力タイミン
グをタイミング（１〕とタイミング〔２〕のいずれにす
るかを決めるためのモード設定用フリップフロップ（以
下、Ｆ／Ｆと記す）４と、タイミング〔１〕のパルスを
第１人力、タイミング〔２〕のパルスを第２人力、Ｆ／
Ｆ４の出力を第３人力として、Ｆ／Ｆ４の出力がＯのと
きには、タイミング〔２〕のパルスを出力し、Ｆ／Ｆ４
の出力が１のときには、タイミング〔１〕のパルスを出
力するセレクタ９と、タイミング（１）のパルスを入力
するインバータ５と、インバータ５の出力を第１人力、
タイミング（２〕のパルスを第２人力とするＡＮＤゲー
ト６と、このＡＮＤゲート６の出力を第１人力、Ｆ／Ｆ
４の出力を第２人力とするＯＲゲート７と、ドツト記憶
回路１の出力のうち、基準ドツトに対応するドツトデー
タのみタイミング（１３のパルスで出力する基準ドツト
出力回路１０と、ハーブドツト記憶回路８の出力（ハー
フドツトデータ）をセレクタ９の出力パルス（タイミン
グ〔１〕またはタイミング（２）のパルス）で出力する
ハーフドツト出力回路１１とから構成される。

基準ドツト出力回路１０は、ドツト記憶回路１の出力を
第１の入力、タイミング（１）のパルスを第２人力とす
るＮＯＲゲート１２と、入力が０にクランプされ、ＮＯ
Ｒゲート１２の出力をイネーブル入力とするバッファ１
３とから構成される。

バッファ１３の出力は、トライステートであるため、ド
ツトデータがＯで、かつタイミング（１）のパルスがＯ
の間だけ、出力はＺ（ハイインピーダンス）状態であり
、それ以外は０となる。これらの回路は、基準ドツトの
数だけ設けられている。

ハーフドツトの出力回路１１も、基準ドツト出力口１０
と同じ構成であるが、ドツト記憶回路ｌの出力のかわり
にハーブドツト記憶回路８の出力が入力され、またタイ
ミング〔１〕のパルスのかわりに、セレクタ９の出力が
入力されている。ハーフドツト記憶回路８のラッチタイ
ミングは、ＯＲゲート７の出力により決定される。なお
、図示省略されているが、第１図の前段には、マイクロ
プロセッサを用いた制御回路が設けられ、この制御回路
によりドツト記憶回路ｌへのドツトデータの書込み、タ
イマ２、タイマ３．Ｆ／Ｆ４へのデータの書込み、およ
びタイマ２のトリガが行われる。

また、第１図の後段には、印字ヘッドへの駆動回路が接
続されている。なお、第１図において、ハーフドツト記
憶回路８を独立に設けている理由は。

高速で印字する場合、ハーフドツトの出力が完了する前
に、ドツト記憶回路１のドツトデータを書替える必要が
生じるためである。

第５図および第６図は、第１図の動作タイムチャート−
であって、第５図にはＦ／Ｆ４の出力があらかじめ０に
設定′されているときの制御タイミングチャートであり
、第６図には１に設定されているときの制御タイミング
チャートである。

先ず、第５図においては、上から順に、タイミング（１
３とタイミング〔２〕のパルス、セレクタ９の出力、ハ
ーフドツト記憶回路８のラッチタイミング、ドツトデー
タのライトパルス、ドツト記憶回路１の出力、ハーフド
ツト記憶回路８の出力、基準ドツト出力回路ＩＯの出力
、およびハーブドツト出力回路１１の出力が示されてい
る。

前段の図示されていない制御回路によりタイマ２がトリ
ガされると、タイマ２がらタイミング〔１〕のパルスが
周期Ｔで出力される。さらに。

タイミング〔１〕のパルスの立下りを契機としてＴ／２
だけ遅れてタイミング〔２〕のパルスがタイマ３から出
力される。Ｆ／Ｆ４の出力がＯに設定されているので、
セレクタ９はタイミング〔２〕のパルスを出力する。ま
た、ハーブドツト記憶回路８のラッチ入力には、インバ
ータ５とＡＮＤゲート６を経由した後の信号（タイミン
グ〔１〕・タイミング〔２〕）が入力される。これがラ
ッチタイミングとなる。ドツト記憶回路１の出力のうち
、ハーフドツトデータは上記のラッチタイミング信号の
立下りでハーフドツト記憶回路８に保持される。そして
、ドツト記憶回路ｌの出力のうち、基準ドツトデータに
ついては、タイミング〔１〕のパルスで基準ドツト出力
回路１０から出力され。

またハーフドットデータについては、ハーフドツト記憶
回路８を経由した後、タイミング〔２〕のパルスでハー
ブドツト出力回路１１から出力される。なお、ドツト記
憶回路ｌは、タイミング〔ｌ〕の立上りを契機に、第５
図のドツトデータライト信号により時々刻々と書替えら
れる。

第５図の制御タイミング（１）、（２）は、ドツトピッ
チを基本ドツトピッチとする場合や、基本ドツトピッチ
の３７５にする場合のように、基準ドツト列とハーブド
ツト列の間隔がドツトピッチの整数倍の距離にドツトピ
ッチの１／２を加えた距離に等しい場合に適用される。

すなわち、第２図に示すような配置に印字ヘッドに用い
られる。

第６図においては、上から順に、タイミング〔ｌ）、（
２）のパルス、セレクタ９の出力、ハーフドツト記憶回
路８のラッチタイミング、ドツトデータのライトパルス
、ドツト記憶口ｊｌｌの出力、ハーフドツト記憶回路８
．の出力、基準ドツト出力回路１０の出力、およびハー
フドツト出力回路１」の出力が示されている。

第６図の制御タイミングチャートが第５図のものと異な
る点は、Ｆ／Ｆ４の出力が１であるため、ハーフドツト
のラッチタイミング（ＯＲゲート７の出力）は常に１で
あり、ドツト記憶回路１の出力のうち、ハーフドットデ
ータがスルーでハーフドツト記憶回路８の出力に呪われ
る点と、セレクタ９の出力がタイミング（１）のパルス
となる点である。これにより、ハーフドツトは基準ドツ
トと全く同じタイミングで出力されることになる。

第６図の制御タイミングは、ドツトピッチが例えば、基
本ドツトピッチの１７２．あるいは５／６の場合のよう
に、基準ドツトとハーフドツトの間隔がドツトピッチの
整数倍の距離に等しい場合に適用される。例えば、第３
図に示す配置のヘッドに用いられる。なお、印字ヘッド
の印字素子゛に対して、第２図に示すように、ハーフド
ツトの位置を基本ドツトピッチの整数倍の位置からずら
して配列する理由は、基準ドツトとハーフドツトの駆動
タイミングをずらすことによって、印字ヘッドの駆動電
力のピーク値を半減させるためである。

また、ワイヤドツトインパクトの場合には、騒音の低減
と、各ワイヤドツトを駆動するための磁気回路相互間の
磁気干渉の緩和等も、その理由に含まれる。ここで、第
６図のような制御、つまり基準ドツトとハーフドツトの
駆動タイミングが同じになるような制御を行った場合、
上記の問題が表面化するのではないかという心配がある
が、これについては次のように考えられる。すなわち、
英数カナ文字のように、ドツト密度が粗いドツトパター
ンのときには、もとより単位時間当りのドツト駆動回数
が少ないので１問題とならない。また。

漢字のように比較的ドツト密度が濃いドツトパターンの
ときには、高密度のパターンをドツトピッチを基本ドツ
トより小さくして、縮小印刷を行うと１文字としての鮮
明さが失われるため、あらかじめ走査方向に対して連続
ドツトがなくなるようにドツトを間引く等の処理を施す
、このような処理と、第６図の制御とを併用すれば、上
記の問題は発生せず、鮮明な漢字の縮小文字の印刷が可
能となる。

縮小文字のドツトピッチとしては、主に、基本ドツトピ
ッチのｌ／２（半角）、３１５　（コンデンス）、５／
６（エリート）が考えられるが、これらはすべて第５図
、第６図に示す制御により実現することができる。また
２上記以外のドツトピッチでの縮小文字に対する必要性
は少ないと思われるが、必要がある場合には、ハーフド
ツトの出力タイミングを次のように決定すればよい、す
なわち。

基準ドツトとハーフドツトの間隔を基本ドツトピッチの
ｎ倍（ｎは、整数とは限らない）、ドツトピッチを基本
ドツトピッチのｍ倍（０＜ｍ＜１）、ドツトの周期をＴ
とする場合、ハーフドツトの出力タイミングは印字へツ
ｉを正方向に走査するときは、Ｔ・（１−Ｒ（ｎ／用）
）だけ基準ドツトのタイミングより遅らせればよい、こ
こで、　Ｒ（ｎ／用）は、ｎをｍで割ったときの余り（
小数点以下の数）を表わす。例えば、ｎ＝＝７．５．ｍ
＝４１５のときには、　　ｎ／用、＝９．３７５となる
ので、Ｒ（ｎ　／　ｍ　）は０．３７５となる。印字ヘ
ッドを左方向に走査する・ときには、Ｔ−Ｒ（ｎ／用）
だけ基準ドツトのタイミングより遅らせればよい。これ
は。

タイミング〔２〕のパルスの出力タイミングを決定する
タイマ３の設定値をプログラムにより変更し、Ｔ−（１
−Ｒ（ｎ／用））もしくは、Ｔ−Ｒ（ｎ／用）のタイミ
ングが得られるようにすればよく、プログラマブルタイ
マを使用することによって、簡単に実現することができ
る。このように。

本実施例では、簡単な回路構成により、ハーフドツトの
出力タイミングを、必要に応じて変えることができる。

また、本実施例では、低速度で印字するために、タイミ
ング（Ｌ）のパルスとタイミング〔２〕のパルスがオー
バラップする場合であっても、ハーフドツトの出力タイ
ミングを種々に変更できるという機能は失なわれない。

さらに、本実施例においては、前述のように、ｎ−７，
５の印字ヘッドを用いてドツトピッチを基本ドツトピッ
チの１／２．３１５．５／６．１／１に限定するならば
、タイミング・〔２〕のパルスは、常にタイミング〔１
〕のパルスからＴ／２だけ遅らせればよく、単にＦ／Ｆ
４の設定を変えるだけでよいので、同一行に異なるドツ
トピッチの文字を混在させるときでも、ドツト周期Ｔを
一定に保ち、印字ヘッドの走査速度を変えて、ドツトピ
ッチを変える制御を行えば、タイマ３の設定値は固定に
しても差し支えはない、このように、本実施例では、２
列に千鳥配列された印字ヘッドを用いた可変ピッチにお
ける縮小文字の印刷を、簡単なハードウェアと処理によ
り実現することができる。すなわち、２列間の間隔が基
本ドツトピッチの整数倍または非整数倍の距離になるよ
うに配列された印字ヘッドを用いて、基本ドツトピッチ
より小さな種々のドツトピッチで縮小文字を印刷するこ
とが可能となり、特に、漢字のようなドツト密度の濃い
パターンでも、ドツトの間引きの処理と１本発明の制御
方式を併用することにより、同一のＣＧを用いて鮮明な
縮小文字（例えば、半角文字、コンデンス、エリート）
の印字が可能になる。

［発明の効果］ 以上説明したように１本発明によれば、２列の千鳥配列
の印字ヘッドで、ハーブドツトの出力タイミングを可変
にすることにより、基本ドツトピッチより小さなドツト
ピッチで印字したときも。

基準ドツトとハーフドツトの重ね合わせが可能となり、
任意の倍率で拡大、縮小して鮮明に印字することができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すドツト制御回路の構成
図、第２図、第３図は印字ヘッドのドツト配列図、第４
図は第２図における制御動作タイムチャート、第５図、
第６図は第１図の制御動作タイムチャートである。 １：ドット記憶回路、２．３：タイマ、４：Ｆ／Ｆ、５
：インバータ、６：ＡＮＤゲート、７：ＯＲゲート、８
：ハーフドット記憶回路、９：セレクタ、１０：基準ド
ツト出力回路、１１：ハーフドツト出力回路、１２，１
４：ＮＯＲゲート。 １３．１５ニドライステートバツフアゆ第２図 第３図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. （１）互いの列がドットピッチの非整数倍の距離に２列
   に千鳥配列された印字ヘッドを用いるシリアルドットマ
   トリクス方式のプリンタ装置において、基準ドットデー
   タとハーフドットデータのうち、ハーフドットデータの
   みを一時記憶する記憶手段、基準ドットデータを出力さ
   せる第１のタイミングを発生するタイマ、該第１のタイ
   ミングから所定の時刻だけ遅れた第２のタイミングを発
   生するタイマ、および上記第１と第２のタイミングのう
   ちいずれによりハーフドットデータを出力させるかを決
   定する手段を具備し、該タイミング決定手段により、ハ
   ーフドットデータの出力タイミングを可変にすることを
   特徴とするドット制御方式。