JPS61195082A - 垂直同期信号形成回路 - Google Patents
垂直同期信号形成回路Info
- Publication number
- JPS61195082A JPS61195082A JP3452285A JP3452285A JPS61195082A JP S61195082 A JPS61195082 A JP S61195082A JP 3452285 A JP3452285 A JP 3452285A JP 3452285 A JP3452285 A JP 3452285A JP S61195082 A JPS61195082 A JP S61195082A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- counter
- vertical synchronizing
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＴＶ受像機における同期回路にかかわり、
特に、垂直同期信号を強化する垂直同期信号形成回路に
関するものである。
特に、垂直同期信号を強化する垂直同期信号形成回路に
関するものである。
この発明の垂直同期信号形成回路は、水平同期ノ？ルス
な１フイ一ルド分だけ、カウンタにより計数したとき出
力される信号を垂直同期信号として使用する方式におい
て、カウンタのリセット端子に同期分離回路から供給さ
れる垂直同期・？ルスを入力するゲート回路を設け、こ
のゲート回路をカウンタから出力される垂直同期信号に
よって開くようにしているため、ノイズ性の疑似の垂直
同期パルスに応答せず、垂直同期の乱れを防止すること
ができるものである。
な１フイ一ルド分だけ、カウンタにより計数したとき出
力される信号を垂直同期信号として使用する方式におい
て、カウンタのリセット端子に同期分離回路から供給さ
れる垂直同期・？ルスを入力するゲート回路を設け、こ
のゲート回路をカウンタから出力される垂直同期信号に
よって開くようにしているため、ノイズ性の疑似の垂直
同期パルスに応答せず、垂直同期の乱れを防止すること
ができるものである。
ＴＶ受像機では、ラスタを形成する走査信号を発生する
ため、映像信号から水平・及び垂直同期信号を分離し偏
向回路に供給している。
ため、映像信号から水平・及び垂直同期信号を分離し偏
向回路に供給している。
この場合、ポータプルＴＶ受像機にみられるように頻繁
に移動させるものでは電界強度の微弱な場所でも使用す
ることになるため、特に垂直同期が乱れやすくなる。
に移動させるものでは電界強度の微弱な場所でも使用す
ることになるため、特に垂直同期が乱れやすくなる。
杓
そこで、ＡＦＣ回路で形成されている比較棲安定な水平
同期信号をカウンタ等によって計数し、垂直同期信号を
形成することが行われている。
同期信号をカウンタ等によって計数し、垂直同期信号を
形成することが行われている。
第４図は、か〜る従来の垂直同期信号（以下゛′ＶＤ信
号という）の形成回路の概要を示したもので、同期信号
分離回路１１から抽出された水平同期信号（以下ＨＤ信
号という）が、例えば、５２５／２個分をカウントする
計数回路１２に入力されている。一方、この計数回路１
２のリセット端子には垂直同期パルス（Ｖ−８ＹＮＣ）
が供給されている。
号という）の形成回路の概要を示したもので、同期信号
分離回路１１から抽出された水平同期信号（以下ＨＤ信
号という）が、例えば、５２５／２個分をカウントする
計数回路１２に入力されている。一方、この計数回路１
２のリセット端子には垂直同期パルス（Ｖ−８ＹＮＣ）
が供給されている。
この従来の垂直同期信号形成回路は垂直同期／？パルス
よって計数回路１２かリセットされる毎にＶＤ信号が出
力されることになるが、何んらかの原因で垂直同期パル
スが欠落したときでも、ＨＤ信号を計数している計数回
路１２がＨＤ信号を５２５／２ 個計数したとき、つ
まり、１フイ一ル１分のＨＤ信号を計数したとき信号を
出力しているためこの信号がＶＤ信号として出力される
。
よって計数回路１２かリセットされる毎にＶＤ信号が出
力されることになるが、何んらかの原因で垂直同期パル
スが欠落したときでも、ＨＤ信号を計数している計数回
路１２がＨＤ信号を５２５／２ 個計数したとき、つ
まり、１フイ一ル１分のＨＤ信号を計数したとき信号を
出力しているためこの信号がＶＤ信号として出力される
。
したがって、垂直同期パルスの欠落を補間することがで
き、画面に大きな乱れが発生しない。
き、画面に大きな乱れが発生しない。
しかしながら、この従来例によると垂直同期パルスの欠
落に対しては有効であるが、ノイズ等によって形成され
る偽の垂直同期パルスが混入して（ると、この偽の垂直
同期パルスによって計数回路１２かリセットされ、この
時点でＶＤ信号が出力されて垂直同期が乱れるという問
題がある。
落に対しては有効であるが、ノイズ等によって形成され
る偽の垂直同期パルスが混入して（ると、この偽の垂直
同期パルスによって計数回路１２かリセットされ、この
時点でＶＤ信号が出力されて垂直同期が乱れるという問
題がある。
この発明は、かかる問題点を解決するためになされたも
ので、特に、ＶＤ信号の近傍で発生するノイズ性の偽の
垂直同期）９ルスの影響から逃れることができるように
した垂直同期信号形成回路を提供するものである。
ので、特に、ＶＤ信号の近傍で発生するノイズ性の偽の
垂直同期）９ルスの影響から逃れることができるように
した垂直同期信号形成回路を提供するものである。
第１図は、この発明の原理図を示すブロック図で、１は
水平同期パルス（Ｈ−８ＹＮＣ） を基準信号として
制御されているＡＦＣ回路内の電圧制御発振器（ＶＣＯ
）、２は入力パルスを５２５個カウントしたとき１個の
出力パルスを発生するように構成されているカウンタ、
３は垂直同期パルス（Ｖ−５ＹＮＣ） が入力されて
いるデート回路、４はオア回路である。
水平同期パルス（Ｈ−８ＹＮＣ） を基準信号として
制御されているＡＦＣ回路内の電圧制御発振器（ＶＣＯ
）、２は入力パルスを５２５個カウントしたとき１個の
出力パルスを発生するように構成されているカウンタ、
３は垂直同期パルス（Ｖ−５ＹＮＣ） が入力されて
いるデート回路、４はオア回路である。
水平同期ノ９ルスに同期し、２ ｆＨ（１７５３０Ｘ２
）の周波数で発振している電圧制御発振器ｌの発振出力
は、カウンタ２によって１１５２５に逓降され、オア回
路４を介してカウンタ２なリセットしているため、１フ
イールド毎に１個の出力信号が得られる。一方、この出
力信号はゲデト回路３を開くように制御し、このデート
回路３を介して垂直同期パルス（Ｖ−８ＹＮＣ）が入力
されたときカウンタ２かリセットされるため、カウンタ
２の出力信号は垂直同期パルスと同位相で出力される。
）の周波数で発振している電圧制御発振器ｌの発振出力
は、カウンタ２によって１１５２５に逓降され、オア回
路４を介してカウンタ２なリセットしているため、１フ
イールド毎に１個の出力信号が得られる。一方、この出
力信号はゲデト回路３を開くように制御し、このデート
回路３を介して垂直同期パルス（Ｖ−８ＹＮＣ）が入力
されたときカウンタ２かリセットされるため、カウンタ
２の出力信号は垂直同期パルスと同位相で出力される。
又、ゲート回路３を通過した垂直同期パルスによってデ
ート回路３が閉じるように制御されるためノイズ等によ
る偽の垂直同期パルスには応答しなくなる。
ート回路３が閉じるように制御されるためノイズ等によ
る偽の垂直同期パルスには応答しなくなる。
第２図は、この発明の一実施例を示す垂直同期信号形成
回路を示したもので、ＯＲ１〜ＯＲ５はオア回路、Ａ１
、Ａ２はアンド回路、Ｆｌ 〜Ｆ３はフリップフロッ
プ（Ｒ／５−ＦＦ）、ｃＴ１〜ｃ’ｒ３は水平同期信号
（ＨＤ信号）を計数しているカウンタを示し、ＣＴｊは
１フイ一ルド分のＨＤ信号を計数したときリセットされ
るように構成されている第１のカウンタＣＴ２は垂直同
期信号（ＶＤ信号）を形成するための第２のカウンタ、
ｃ’ｒ５はビデオ信号がＶＴＲ等から出力される不安定
な同期信号を含む場合に第１０カウンタＣＴ１に代えて
使用するカウンタである。
回路を示したもので、ＯＲ１〜ＯＲ５はオア回路、Ａ１
、Ａ２はアンド回路、Ｆｌ 〜Ｆ３はフリップフロッ
プ（Ｒ／５−ＦＦ）、ｃＴ１〜ｃ’ｒ３は水平同期信号
（ＨＤ信号）を計数しているカウンタを示し、ＣＴｊは
１フイ一ルド分のＨＤ信号を計数したときリセットされ
るように構成されている第１のカウンタＣＴ２は垂直同
期信号（ＶＤ信号）を形成するための第２のカウンタ、
ｃ’ｒ５はビデオ信号がＶＴＲ等から出力される不安定
な同期信号を含む場合に第１０カウンタＣＴ１に代えて
使用するカウンタである。
以下、第３図の波形図を参照して垂直同期信号形成回路
の動作を説明する。
の動作を説明する。
ＴＶ受像機の電源がオンになるとオア回路ＯＲ１を介し
てフリップフロップＦ１がリセットされその互出力がＨ
”となる。又、第１のカウンタＣＴ１は２ｆＨの周波数
となっている水平同期信号ＨＤを計数し、５２５個分計
数したときに出力される信号によって自己リセットされ
るが、フリップフロップＦ１の互出力はＨ”レベルとな
っているため、垂直同期パルス（Ｖ−８ＹＮＣ）が入力
された時点でもリセットされる。したがって、正常の垂
直同期信号が入力されているときは、第１のカウンタＣ
Ｔ１が５２５個計数したのちに垂直同期ノ９ルスがアン
ド回路Ａ１％オア回路ＯＲ２を介して第１０カウンタＣ
Ｔ１をリセットし、そのリセットパルスがアンド回路Ａ
２％ フリップフロップＦ２＋Ｆ３、第２のカウンタＣ
Ｔ２からなる回路で垂直同期信号ＶＤに形成される。
てフリップフロップＦ１がリセットされその互出力がＨ
”となる。又、第１のカウンタＣＴ１は２ｆＨの周波数
となっている水平同期信号ＨＤを計数し、５２５個分計
数したときに出力される信号によって自己リセットされ
るが、フリップフロップＦ１の互出力はＨ”レベルとな
っているため、垂直同期パルス（Ｖ−８ＹＮＣ）が入力
された時点でもリセットされる。したがって、正常の垂
直同期信号が入力されているときは、第１のカウンタＣ
Ｔ１が５２５個計数したのちに垂直同期ノ９ルスがアン
ド回路Ａ１％オア回路ＯＲ２を介して第１０カウンタＣ
Ｔ１をリセットし、そのリセットパルスがアンド回路Ａ
２％ フリップフロップＦ２＋Ｆ３、第２のカウンタＣ
Ｔ２からなる回路で垂直同期信号ＶＤに形成される。
又、垂直同期パルス（Ｖ−８ＹＮＣ）が第３図のＸｌで
示すように欠落していても第１のカウンタＣＴ１からは
５２５個計数した時に出力される信号がリセットパルス
としてオア回路ＯＲ２を介して第１のカウンタＣＴ１及
びアンド回路Ａ２に供給されているので垂直同期信号Ｖ
Ｄ１が第３図に示すように補間される。
示すように欠落していても第１のカウンタＣＴ１からは
５２５個計数した時に出力される信号がリセットパルス
としてオア回路ＯＲ２を介して第１のカウンタＣＴ１及
びアンド回路Ａ２に供給されているので垂直同期信号Ｖ
Ｄ１が第３図に示すように補間される。
ところで、垂直同期パルス（Ｖ−８ＹＮＣ） がアンド
回路Ａ１を通過すると、遅延回路ＤＬ１を介してフリッ
プフロップｉ１がセットされるため、そのＱ出力は′Ｌ
″となり１．以後、第１のカウンタＣＴ１からＨＤ信号
を５２５個計数した時の出力信号が発生するまでは垂直
同期ノ９ルスを受付けないように作動する。したがって
第３図のＸ２で示すようにこの間に入力された偽の垂直
同期ノ９ルスに対しては応答せず、垂直同期の乱れを防
止することかできる。
回路Ａ１を通過すると、遅延回路ＤＬ１を介してフリッ
プフロップｉ１がセットされるため、そのＱ出力は′Ｌ
″となり１．以後、第１のカウンタＣＴ１からＨＤ信号
を５２５個計数した時の出力信号が発生するまでは垂直
同期ノ９ルスを受付けないように作動する。したがって
第３図のＸ２で示すようにこの間に入力された偽の垂直
同期ノ９ルスに対しては応答せず、垂直同期の乱れを防
止することかできる。
アンド回路Ａ２にリセット信号が入力され、ＶＤ信号が
７リツプ７０ツブＦ２のＱ出力から立ち上がると、次の
フリップフロップＦ３の歪出力がＬ”レベルになるため
７７１回路Ａ２は閉じる。
７リツプ７０ツブＦ２のＱ出力から立ち上がると、次の
フリップフロップＦ３の歪出力がＬ”レベルになるため
７７１回路Ａ２は閉じる。
又、このとき第２のカウンタＣＴ２はＨＤ信号の計数を
開始し、例えば、所定値に１となったときフリップ７０
ツブＦ２をリセットすると共に、さらに、所定値に２と
なった時点でフリップフロップＦ３をリセットするので
、こ〜で、アンド回路Ａ２は開いた状態になり、次のリ
セット信号を待期する状態になる。
開始し、例えば、所定値に１となったときフリップ７０
ツブＦ２をリセットすると共に、さらに、所定値に２と
なった時点でフリップフロップＦ３をリセットするので
、こ〜で、アンド回路Ａ２は開いた状態になり、次のリ
セット信号を待期する状態になる。
第３のカウンタＣＴｓはスイッチＳを切り換えたとき、
第１のカウンタＣＴ１０代わりに動作する。
第１のカウンタＣＴ１０代わりに動作する。
ト
この第３０カウンタＣＴ５は計数値が例えば４６８とさ
れており、垂直同期パルスの不感応期間を短かくするよ
うにしている。したがって、映像信号が、例えばＶＴＲ
の変速再生時にみられるように、同期信号の乱れが多い
ような場合に使用するときに好適である。
れており、垂直同期パルスの不感応期間を短かくするよ
うにしている。したがって、映像信号が、例えばＶＴＲ
の変速再生時にみられるように、同期信号の乱れが多い
ような場合に使用するときに好適である。
なお、ＨＤ信号が２ｆＨの周波数になっている場合につ
いて説明したが、ＨＤ信号がｆＨの周波数のときは、第
１、第２、第３のカウンタＣＴ１゜Ｃｒ２．Ｃｒ２の計
数値を％に設定すればよい。
いて説明したが、ＨＤ信号がｆＨの周波数のときは、第
１、第２、第３のカウンタＣＴ１゜Ｃｒ２．Ｃｒ２の計
数値を％に設定すればよい。
以上説明したように、この発明の垂直同期信号形成回路
は垂直同期／ぐルスをカウンタのスタートフラッグ信号
として扱い、正常動作時には単に水平同期信号を計数す
ることによって垂直同期信号を形成するように構成しで
あるので、ノイズ等によって形成される偽の垂直同期ノ
９ルスの影響を受けないという効果がある。そのため、
特に自動車塔載用のＴＶ受像機又は、ポータプルＴＶ受
像機等に対して垂直同期を強化し、画面を安定にすると
いう効果がある。
は垂直同期／ぐルスをカウンタのスタートフラッグ信号
として扱い、正常動作時には単に水平同期信号を計数す
ることによって垂直同期信号を形成するように構成しで
あるので、ノイズ等によって形成される偽の垂直同期ノ
９ルスの影響を受けないという効果がある。そのため、
特に自動車塔載用のＴＶ受像機又は、ポータプルＴＶ受
像機等に対して垂直同期を強化し、画面を安定にすると
いう効果がある。
第１図はこの発明の垂直同期信号形成回路の基本的なブ
ロック図、第２図はこの発明の一実施例を示す回路図、
第３図は第２図の動作波形図、第４図は従来の垂直同期
信号回路のブロック図である。 図中、１は水平同期信号を形成する電圧可変発振器、２
はカウンタ、３はデート回路、４はオア回路、ＶＤは垂
直同期信号を示す。
ロック図、第２図はこの発明の一実施例を示す回路図、
第３図は第２図の動作波形図、第４図は従来の垂直同期
信号回路のブロック図である。 図中、１は水平同期信号を形成する電圧可変発振器、２
はカウンタ、３はデート回路、４はオア回路、ＶＤは垂
直同期信号を示す。
Claims (1)
- １フィールド分の水平同期信号を計数したときに出力さ
れる信号によつてリセツトされるカウンタと、垂直同期
パルスを前記カウンタのリセツト端子に供給するゲート
回路を備え、前記ゲート回路は前記カウンタから出力さ
れる信号により開かれ、前記垂直同期パルスが通過した
のち閉じるように構成されていることを特徴とする垂直
同期信号形成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3452285A JPS61195082A (ja) | 1985-02-25 | 1985-02-25 | 垂直同期信号形成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3452285A JPS61195082A (ja) | 1985-02-25 | 1985-02-25 | 垂直同期信号形成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61195082A true JPS61195082A (ja) | 1986-08-29 |
Family
ID=12416600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3452285A Pending JPS61195082A (ja) | 1985-02-25 | 1985-02-25 | 垂直同期信号形成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61195082A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309570A (ja) * | 1988-06-08 | 1989-12-13 | Toshiba Corp | 垂直同期再生回路 |
-
1985
- 1985-02-25 JP JP3452285A patent/JPS61195082A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309570A (ja) * | 1988-06-08 | 1989-12-13 | Toshiba Corp | 垂直同期再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962427A (en) | TV receiver including multistandard OSD | |
| KR840004844A (ko) | 화상 표시장치용 라인동기 회로 | |
| EP0342634A2 (en) | Circuitry for and method of generating vertical drive pulse in video signal receiver | |
| JPS61195082A (ja) | 垂直同期信号形成回路 | |
| KR930005185B1 (ko) | 동기 주파수 자동 조절장치 | |
| JPH04115790A (ja) | 同期回路 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JPS602710Y2 (ja) | 自動位相制御装置 | |
| JPH09154037A (ja) | デジタルｐｌｌ及び同期分離回路 | |
| JPH0119492Y2 (ja) | ||
| JPS63292775A (ja) | 水平偏向回路 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JP2714221B2 (ja) | テレビジョン方式判別装置 | |
| JPS631165A (ja) | 垂直駆動パルス発生回路 | |
| JP3125910B2 (ja) | 同期取り込み回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JPS60111577A (ja) | 垂直同期装置 | |
| JPH0646782B2 (ja) | 水平同期信号ブランキングパルス発生器 | |
| JPH0457275B2 (ja) | ||
| JPH0630295A (ja) | 映像信号の同期回路 | |
| JPS6212713B2 (ja) | ||
| JPS6323711B2 (ja) | ||
| JPH0514831A (ja) | フイールド周波数判別回路 |