JPS631165A - 垂直駆動パルス発生回路 - Google Patents
垂直駆動パルス発生回路Info
- Publication number
- JPS631165A JPS631165A JP61143379A JP14337986A JPS631165A JP S631165 A JPS631165 A JP S631165A JP 61143379 A JP61143379 A JP 61143379A JP 14337986 A JP14337986 A JP 14337986A JP S631165 A JPS631165 A JP S631165A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- vertical
- output
- vertical synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000926 separation method Methods 0.000 claims abstract description 21
- 239000002131 composite material Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 210000004899 c-terminal region Anatomy 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、テレビジョン受像機等に用いられるカウント
ダウン方式の垂直駆動パルス発生回路に関するもので、
特に受信信号中に含まれる垂直同期信号の正誤を判別し
、正しい垂直駆動パルスを発生し得る様にした垂直駆動
パルス発生回路に関する。
ダウン方式の垂直駆動パルス発生回路に関するもので、
特に受信信号中に含まれる垂直同期信号の正誤を判別し
、正しい垂直駆動パルスを発生し得る様にした垂直駆動
パルス発生回路に関する。
(ロ)従来の技術
カウントダウン方式の垂直駆動パルス発生回路が、特公
昭61−7786号公報に記aすれている。第2図は前
記回路を示すもので、端子(1)に供給された水平同期
信号の2倍の周波数のクロック信号は、分周器(2)に
より11525分周きれ、所定のパルス幅を持つ分周出
力信号を端子(3)に発生する。又、端子(4)に入力
きれた複合同期信号は、垂直同期分離回路(5)により
同期分離される。ナントゲート(6)は、垂直同期分離
回路り5)の出力信号と分周器(2)の分周出力信号と
を位相比較し、位相が一致すると、8進カウンタ(7)
をリセットする。8進カウンタク7)がリセットされる
と、その出力をもって、リセット信号選択回路(8)を
分周器(2)の分周出力信号を取込む側にセットする。
昭61−7786号公報に記aすれている。第2図は前
記回路を示すもので、端子(1)に供給された水平同期
信号の2倍の周波数のクロック信号は、分周器(2)に
より11525分周きれ、所定のパルス幅を持つ分周出
力信号を端子(3)に発生する。又、端子(4)に入力
きれた複合同期信号は、垂直同期分離回路(5)により
同期分離される。ナントゲート(6)は、垂直同期分離
回路り5)の出力信号と分周器(2)の分周出力信号と
を位相比較し、位相が一致すると、8進カウンタ(7)
をリセットする。8進カウンタク7)がリセットされる
と、その出力をもって、リセット信号選択回路(8)を
分周器(2)の分周出力信号を取込む側にセットする。
このため、分周器(2)は外部からの垂直同期信号によ
らず、正確な11525分周動作を行なう。又、8進カ
ウンタ(7)は分周器(2)の分周出力信号と垂直同期
信号とが同期していない場合、ナントゲート(6)によ
りリセットされることなく前記垂直同期信号を計数し、
8回計数すると、8進カウンタ(7)の出力をもってリ
セット信号選択回路(8)を垂直同期分離回路(5)の
出力信号を取込む側にセットする。このため、分周器(
2)は垂直同期信号に応じて分周動作を行なうようにな
る。
らず、正確な11525分周動作を行なう。又、8進カ
ウンタ(7)は分周器(2)の分周出力信号と垂直同期
信号とが同期していない場合、ナントゲート(6)によ
りリセットされることなく前記垂直同期信号を計数し、
8回計数すると、8進カウンタ(7)の出力をもってリ
セット信号選択回路(8)を垂直同期分離回路(5)の
出力信号を取込む側にセットする。このため、分周器(
2)は垂直同期信号に応じて分周動作を行なうようにな
る。
従って、第2図の回路によれば分周器(2)の分周出力
信号と垂直同期信号とが非同期状態にある場合も8進カ
ウンタ(7)により垂直同期信号を8回計数し、8回目
の垂直同期信号をもって、分周器(2)の分周出力信号
と垂直同期信号とを同期させることが出来る。
信号と垂直同期信号とが非同期状態にある場合も8進カ
ウンタ(7)により垂直同期信号を8回計数し、8回目
の垂直同期信号をもって、分周器(2)の分周出力信号
と垂直同期信号とを同期させることが出来る。
(ハ)発明が解決しようとする問題点
しかしながら第2図の回路において、端子(4)に放送
局からの正規の垂直周期262.5H(Hは水平同期信
号の一周期)を有きないビデオテープレコーダやパーソ
ナルコンピュータ等からの垂直同期信号が印加きれた場
合、同期が乱れるという問題があった。例えば、262
H周期でパルス幅が3Hの垂直同期信号が端子(4)に
印加きれると、ナントゲート(6)による位相比較にお
いて、前記垂直同期信号のパルス幅が3Hと長いため、
位相が一致と判断されてしまう。すると、8進力ウンタ
ク7)がリセットされ、その出力に応じて、分周器(2
)に262.5H周期でリセットがかかるようになり、
再生画面は少しづつずれていく。
局からの正規の垂直周期262.5H(Hは水平同期信
号の一周期)を有きないビデオテープレコーダやパーソ
ナルコンピュータ等からの垂直同期信号が印加きれた場
合、同期が乱れるという問題があった。例えば、262
H周期でパルス幅が3Hの垂直同期信号が端子(4)に
印加きれると、ナントゲート(6)による位相比較にお
いて、前記垂直同期信号のパルス幅が3Hと長いため、
位相が一致と判断されてしまう。すると、8進力ウンタ
ク7)がリセットされ、その出力に応じて、分周器(2
)に262.5H周期でリセットがかかるようになり、
再生画面は少しづつずれていく。
やがて、ナントゲート(6)に印加きれる信号の位相が
一致しなくなり、8進カウンタ(7)が垂直同期信号を
8回計数すると、垂直同期信号に応じて分周器(2)が
リセットされるようになる。すると再び、ナントゲート
(6)が位相が一致していると判断してしまう。このた
め、ナントゲート(6)は位相の一致不−致の判断を繰
り返えし、再生画面が上下に流れてしまうという問題が
あった。
一致しなくなり、8進カウンタ(7)が垂直同期信号を
8回計数すると、垂直同期信号に応じて分周器(2)が
リセットされるようになる。すると再び、ナントゲート
(6)が位相が一致していると判断してしまう。このた
め、ナントゲート(6)は位相の一致不−致の判断を繰
り返えし、再生画面が上下に流れてしまうという問題が
あった。
(ニ)問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、複合同期信
号を同期分離して垂直同期信号を発生する垂直同期分離
回路と、水平同期信号のN倍の周波数のクロック信号を
受け、該クロック信号を分周して疑似垂直同期信号を発
生する垂直カウントダウン回路と、前記2つの垂直同期
信号を切換えて出力する選択回路と、該選択回路の出力
信号に応じて前記垂直カウントダウン回路のリセットパ
ルスを発生するリセットパルス発生回路と、前記垂直カ
ウントダウン回路の分周出力信号と前記リセットパルス
との位相を比較しその位相差に応じて前記選択回路を切
換える位相比較回路とを有することを特徴とする。
号を同期分離して垂直同期信号を発生する垂直同期分離
回路と、水平同期信号のN倍の周波数のクロック信号を
受け、該クロック信号を分周して疑似垂直同期信号を発
生する垂直カウントダウン回路と、前記2つの垂直同期
信号を切換えて出力する選択回路と、該選択回路の出力
信号に応じて前記垂直カウントダウン回路のリセットパ
ルスを発生するリセットパルス発生回路と、前記垂直カ
ウントダウン回路の分周出力信号と前記リセットパルス
との位相を比較しその位相差に応じて前記選択回路を切
換える位相比較回路とを有することを特徴とする。
(*)作用
本発明によれば、垂直同期分離出力信号に応じて分周回
路に印加されるリセットパルスと、前記分周回路内から
発生する所定周期のパルスとを位相比較器で比較して、
垂直同期信号の周期の判別を行なっているので、前記垂
直同期分離出力のパルス幅による影響を受けない。
路に印加されるリセットパルスと、前記分周回路内から
発生する所定周期のパルスとを位相比較器で比較して、
垂直同期信号の周期の判別を行なっているので、前記垂
直同期分離出力のパルス幅による影響を受けない。
(へ)実施例
第1図は、本発明の一実施例を示す回路図で、(9)は
端子(10)に入力された複合同期信号を同期分離し、
垂直同期信号を抜き出す垂直同期分離回路、(11)は
端子(12)に印加される2 f’、(r、は水平同期
信号の周波数)のクロックをカウントして第1乃至第5
出力侶号(φ1乃至φ6)を発生する垂直カウントダウ
ン回路、(13)は垂直同期分離回路(9)からの垂直
同期信号と前記第2出力信号4゜とを切換出力する入力
選択回路、<14)は該入力選択回路(13)の出力信
号に応じて所定のパルス幅のリセットパルスを発生する
リセットパルス発生回路、(15)は第2出力信号必、
を遅延させる遅延回路、(16)は第4出力信号φ、に
応じて垂直同期信号を通過きせるゲート回路、(17)
は該ゲート回路(16)の出力信号を、第3出力信号φ
、が印加されるまで保持する保持回路、(18)はリセ
ットパルス発生回路(14)と遅延回路(15)の出力
信号とを又は、保持回路(17)の出力信号と第1出力
信号φ1とを選択する信号選択回路、及び(19)は前
記信号選択回路(18)の2つの出力の位相を′比較し
、その出力信号によって前記入力選択回路(13)及び
信号選択回路(18)を切換制御する位相比較回路であ
る。
端子(10)に入力された複合同期信号を同期分離し、
垂直同期信号を抜き出す垂直同期分離回路、(11)は
端子(12)に印加される2 f’、(r、は水平同期
信号の周波数)のクロックをカウントして第1乃至第5
出力侶号(φ1乃至φ6)を発生する垂直カウントダウ
ン回路、(13)は垂直同期分離回路(9)からの垂直
同期信号と前記第2出力信号4゜とを切換出力する入力
選択回路、<14)は該入力選択回路(13)の出力信
号に応じて所定のパルス幅のリセットパルスを発生する
リセットパルス発生回路、(15)は第2出力信号必、
を遅延させる遅延回路、(16)は第4出力信号φ、に
応じて垂直同期信号を通過きせるゲート回路、(17)
は該ゲート回路(16)の出力信号を、第3出力信号φ
、が印加されるまで保持する保持回路、(18)はリセ
ットパルス発生回路(14)と遅延回路(15)の出力
信号とを又は、保持回路(17)の出力信号と第1出力
信号φ1とを選択する信号選択回路、及び(19)は前
記信号選択回路(18)の2つの出力の位相を′比較し
、その出力信号によって前記入力選択回路(13)及び
信号選択回路(18)を切換制御する位相比較回路であ
る。
前記垂直カウントダウン回路(11)は10段のT−F
F(FF :フリッププロップ回路)とデコーダから構
成きれており端子(12)から供給される2fHの信号
をクロックとして前記10段のT−FFで分周し、その
各々の分周出力をデコードし出力するもので、第1出力
信号φ、はりセットされてから4Hまでの間にrH」レ
ベルとなる信号、第2出力信号φ、は261.5H以降
「H」レベルとなる信号、第3出力信号φ、は8Hから
17Hの間「H」レベルとなる信号、第4出力信号φ4
は261Hから1.5Hの間r H、レベルとなる信号
及び、第5出力信号φ、はりセットから8Hの間r H
Jレベルの垂直駆動パルスを出力端子(20)に発生す
る信号である。
F(FF :フリッププロップ回路)とデコーダから構
成きれており端子(12)から供給される2fHの信号
をクロックとして前記10段のT−FFで分周し、その
各々の分周出力をデコードし出力するもので、第1出力
信号φ、はりセットされてから4Hまでの間にrH」レ
ベルとなる信号、第2出力信号φ、は261.5H以降
「H」レベルとなる信号、第3出力信号φ、は8Hから
17Hの間「H」レベルとなる信号、第4出力信号φ4
は261Hから1.5Hの間r H、レベルとなる信号
及び、第5出力信号φ、はりセットから8Hの間r H
Jレベルの垂直駆動パルスを出力端子(20)に発生す
る信号である。
NTSC方式の場合、放送局からの垂直同期信号の周期
は262.5Hである。−方、前記放送局以外の例えば
ビデオテープレコーダや、パーソナルコンピュータ等の
外部機器からの垂直同期信号は種々な原因によりその垂
直同期信号の周期が変動する。そこで、本明細書中では
262.5Hの周期の垂直同期信号を含む信号をテレビ
信号、262.5H以外の周期の垂直同期信号を含む信
号をビデオ信号と称する。
は262.5Hである。−方、前記放送局以外の例えば
ビデオテープレコーダや、パーソナルコンピュータ等の
外部機器からの垂直同期信号は種々な原因によりその垂
直同期信号の周期が変動する。そこで、本明細書中では
262.5Hの周期の垂直同期信号を含む信号をテレビ
信号、262.5H以外の周期の垂直同期信号を含む信
号をビデオ信号と称する。
次に動作について説明する。例えば、第1図の回路にお
いて、位相比較回路(19)がr L 」レベルの出力
信号を発生していると仮定すると、位相比較回路(19
)からの制御信号に応じて、入力選択回路(13)が垂
直同期分離回路(9)の垂直同期信号を選択出力する状
態となり、信号選択回路(18)が遅延回路り15)と
リセットパルス発生回路(14〉の信号を選択出力する
状態になる。この状態で、映像信号が端子(10)から
垂直同期分離回路(9)に入力きれると、同期分離きれ
た垂直同期信号が入力選択回路(13)を介してリセッ
トパルス発生回路(14)に印加される。このため、前
記垂直同期信号に応じた所定のパルス幅を有するリセッ
トパルスが垂直カウントダウン回路(11)のリセット
端子に印加され、前記リセットパルスに応じた垂直駆動
パルスが出力端子(20)に発生する。垂直カウントダ
ウン回路(11)がリセットされた後、所定時間が経過
すると第2出力信号φ、が発生し、該信号が遅延回路(
15)を介して信号選択回路(18)に印加きれる。
いて、位相比較回路(19)がr L 」レベルの出力
信号を発生していると仮定すると、位相比較回路(19
)からの制御信号に応じて、入力選択回路(13)が垂
直同期分離回路(9)の垂直同期信号を選択出力する状
態となり、信号選択回路(18)が遅延回路り15)と
リセットパルス発生回路(14〉の信号を選択出力する
状態になる。この状態で、映像信号が端子(10)から
垂直同期分離回路(9)に入力きれると、同期分離きれ
た垂直同期信号が入力選択回路(13)を介してリセッ
トパルス発生回路(14)に印加される。このため、前
記垂直同期信号に応じた所定のパルス幅を有するリセッ
トパルスが垂直カウントダウン回路(11)のリセット
端子に印加され、前記リセットパルスに応じた垂直駆動
パルスが出力端子(20)に発生する。垂直カウントダ
ウン回路(11)がリセットされた後、所定時間が経過
すると第2出力信号φ、が発生し、該信号が遅延回路(
15)を介して信号選択回路(18)に印加きれる。
そして、リセットパルス発生回路(14)からも次の垂
直同期信号に応じたリセットパルスが発生し、信号選択
回路(18)に印加される。その場合、信号選択回路(
18)は位相比較回路(19〉からの制御信号により前
述の如く切換わっているので、前記2つの信号はそのま
ま通過する。
直同期信号に応じたリセットパルスが発生し、信号選択
回路(18)に印加される。その場合、信号選択回路(
18)は位相比較回路(19〉からの制御信号により前
述の如く切換わっているので、前記2つの信号はそのま
ま通過する。
今、端子け0)に印加きれる入力信号がビデオ信号とす
れば、前記2つの信号の位相が一致せず、位相比較回路
(19)の出力信号は「Lヨレベルのまま変らない。
れば、前記2つの信号の位相が一致せず、位相比較回路
(19)の出力信号は「Lヨレベルのまま変らない。
次に、端子(10)に印加される入力信号がテレビ信号
とすれば、両信号の位相が一致し、位相比較回路(19
)の出力信号は「H」レベルに反転する。
とすれば、両信号の位相が一致し、位相比較回路(19
)の出力信号は「H」レベルに反転する。
そのため、入力選択回路(13)は第2出力信号φ2を
選択出力する状態となり、信号選択回路(18)が保持
回路(17)と第1出力信号φ1とを取り込む様に切換
わる。
選択出力する状態となり、信号選択回路(18)が保持
回路(17)と第1出力信号φ1とを取り込む様に切換
わる。
その結果、リセットパルス発生回路(14)には第2出
力信号φ、が印加諮れる様になるので、垂直カウントダ
ウン回路(11)は自己リセット動作となり、外部から
の垂直同期信号による影舌を受けず、−定周期の垂直駆
動パルスを出力端子(20・)に発生する様になる。
力信号φ、が印加諮れる様になるので、垂直カウントダ
ウン回路(11)は自己リセット動作となり、外部から
の垂直同期信号による影舌を受けず、−定周期の垂直駆
動パルスを出力端子(20・)に発生する様になる。
ところで、垂直同期分離回路(9)からの垂直同期信号
は第4出力信号φ4が制御信号(所謂ウィンドー信号)
として印加されているゲート回路(16)を通過して保
持回路(17)に印加される。保持回路(17)は前記
垂直同期信号が印加されるとr H。
は第4出力信号φ4が制御信号(所謂ウィンドー信号)
として印加されているゲート回路(16)を通過して保
持回路(17)に印加される。保持回路(17)は前記
垂直同期信号が印加されるとr H。
レベルの信号を発生し、該rH」レベルの信号は第1出
力信号φ1とともに信号選択回路(18)を介して位相
比較回路(19)に印加される。この時、垂直同期分離
回路(9)からはテレビ信号の垂直同期信号が到来して
いるので、位相比較回路(9)における前記2つの信号
の位相は一致しており、その出力は保持きれたままとな
る。
力信号φ1とともに信号選択回路(18)を介して位相
比較回路(19)に印加される。この時、垂直同期分離
回路(9)からはテレビ信号の垂直同期信号が到来して
いるので、位相比較回路(9)における前記2つの信号
の位相は一致しており、その出力は保持きれたままとな
る。
この状態で、外部機器や他のチャンネルへの切換えが行
なわれると、同期分離きれた垂直同期信号と垂直カウン
トダウン回路(11)の発生する第4出力侶号φ4との
位相関係が乱れ、前記垂直同期信号はゲート回路(16
)を通過出来なくなる。又、弱電界時においては垂直同
期信号の欠落が起こる。その状態では、保持口18(1
7)の出力は第3出力信号φ、に応じてrL」レベルと
なり、信号選択回路(18〉は前記rL」レベルの信号
と第1出力信号φ、とを位相回路(19)に印加する。
なわれると、同期分離きれた垂直同期信号と垂直カウン
トダウン回路(11)の発生する第4出力侶号φ4との
位相関係が乱れ、前記垂直同期信号はゲート回路(16
)を通過出来なくなる。又、弱電界時においては垂直同
期信号の欠落が起こる。その状態では、保持口18(1
7)の出力は第3出力信号φ、に応じてrL」レベルと
なり、信号選択回路(18〉は前記rL」レベルの信号
と第1出力信号φ、とを位相回路(19)に印加する。
この時、位相比較回路(19)における両信号の位相は
不一致となり、そめ出力は再び「L」レベルに反転する
。その結果、外部から到来する垂直同期信号により垂直
カウントダウン回路(11)がリセットされる様になり
、それに同期した垂直駆動パルスが出力端子(20)に
得られる様になる。
不一致となり、そめ出力は再び「L」レベルに反転する
。その結果、外部から到来する垂直同期信号により垂直
カウントダウン回路(11)がリセットされる様になり
、それに同期した垂直駆動パルスが出力端子(20)に
得られる様になる。
従って、第1図の回路によれば、ビデオ信号が到来して
いる場合には、前記ビデオ信号中の垂直同期信号に応じ
て垂直カウントダウン回路(11)がリセットされ、そ
れに応じた垂直駆動パルスが得られるようになり、又テ
レビ信号が到来する場合には、前記垂直カウントダウン
回路(11)の分周出力信号に応じて、前記垂直カウン
トダウン回路(11)がリセットキれ、それに応じた垂
直駆動パルスが得られる様になる。
いる場合には、前記ビデオ信号中の垂直同期信号に応じ
て垂直カウントダウン回路(11)がリセットされ、そ
れに応じた垂直駆動パルスが得られるようになり、又テ
レビ信号が到来する場合には、前記垂直カウントダウン
回路(11)の分周出力信号に応じて、前記垂直カウン
トダウン回路(11)がリセットキれ、それに応じた垂
直駆動パルスが得られる様になる。
第3図は、第1図の具体回路例を示す回路図で、(2X
)は入力選択回路、(22)はリセットパルス発生回路
を示すD−FF、(23)は信号選択回路及び(聾)は
位相比較回路を示している。
)は入力選択回路、(22)はリセットパルス発生回路
を示すD−FF、(23)は信号選択回路及び(聾)は
位相比較回路を示している。
第3図において、位相比較回路(都)の5−RFP(2
5)のQ出力が「L」レベル、る出力が「H」レベルで
あると仮定すると、前記6出力がアンドゲート(26)
、(27)及び(28)の−端に印加されるとともに前
記Q出力がアンドゲート(29)、(30)及び(31
)に印加きれる。この状態で、垂直同期分離回路(32
)から第4図(ロ)の垂直同期信号が到来すると、アン
ドゲート(28)には224Hからr H、レベルにな
る第6出力信号φ、が印加されているので、前記垂直同
期信号の立ち上がりのタイミングでr H、レベルの信
号がオアゲート(33)に印加きれる。オアゲート(3
3)には296HからrH,レベルになる第7出力侶号
が印加きれているので、D−FF(22)のD入力には
前記立ち上がりのタイミングでrH,レベルの信号が印
加詐れる。D−FF(22)のC(クロック)端子には
第4図(イ)で示す2r、4の信号が印加きれており、
D−FF(22)は立ち下がり動作を行うので、261
.5Hの立ち下がりのタイミングでrH」レベルの信号
がQ出力に転送される。このため、前記Q出力に応じて
垂直カウントダウン回路(34)がリセットきれ、第6
出力信号−6はr L 、レベルとなり、アンドゲート
(28)及びオアゲート(33)を介してD−FF(2
2)のC端子に印加される。そのため、2f’Hのクロ
ックの次の立ち下がり、すなわち262Hでr L 」
レベルの信号がQ出力に転送されるので、リセットパル
スとして第4図(ハ)の如きパルス幅が0.5Hの信号
が発生する。前記リセット信号は第4図(イ)の21H
のクロックパルスとともにナントゲート(35)に印加
きれ、その出力とじて第4図(ニ)の如きパルスが発生
し、アンドゲート(27)及びオアゲート(36)を介
してD−FF(37)のC端子に印加きれる。
5)のQ出力が「L」レベル、る出力が「H」レベルで
あると仮定すると、前記6出力がアンドゲート(26)
、(27)及び(28)の−端に印加されるとともに前
記Q出力がアンドゲート(29)、(30)及び(31
)に印加きれる。この状態で、垂直同期分離回路(32
)から第4図(ロ)の垂直同期信号が到来すると、アン
ドゲート(28)には224Hからr H、レベルにな
る第6出力信号φ、が印加されているので、前記垂直同
期信号の立ち上がりのタイミングでr H、レベルの信
号がオアゲート(33)に印加きれる。オアゲート(3
3)には296HからrH,レベルになる第7出力侶号
が印加きれているので、D−FF(22)のD入力には
前記立ち上がりのタイミングでrH,レベルの信号が印
加詐れる。D−FF(22)のC(クロック)端子には
第4図(イ)で示す2r、4の信号が印加きれており、
D−FF(22)は立ち下がり動作を行うので、261
.5Hの立ち下がりのタイミングでrH」レベルの信号
がQ出力に転送される。このため、前記Q出力に応じて
垂直カウントダウン回路(34)がリセットきれ、第6
出力信号−6はr L 、レベルとなり、アンドゲート
(28)及びオアゲート(33)を介してD−FF(2
2)のC端子に印加される。そのため、2f’Hのクロ
ックの次の立ち下がり、すなわち262Hでr L 」
レベルの信号がQ出力に転送されるので、リセットパル
スとして第4図(ハ)の如きパルス幅が0.5Hの信号
が発生する。前記リセット信号は第4図(イ)の21H
のクロックパルスとともにナントゲート(35)に印加
きれ、その出力とじて第4図(ニ)の如きパルスが発生
し、アンドゲート(27)及びオアゲート(36)を介
してD−FF(37)のC端子に印加きれる。
一方、垂直カウントダウン回路(34)からは261.
5Hで立ち上がる第4図(ネ)の如き第2出力信号φ、
がD−FF(38)のC端子に印加され、2f14ツク
ロツクパルスにより0.5H遅延されて、第4図(へ)
の如きパルス幅が0.5Hの信号がアンドゲート(26
)及びオアゲート(39)を介してD−FF(37)の
C端子に印加される。そのため、D−FF(37)のC
端子に印加きれる第4図(ニ)の信号の立ち下がりのタ
イミングで、C端子に印加されている第4図(へ)のr
L」レベルの信号がQ出力に転送きれる。このため、D
−FF(37)のQ出力が「L」レベル、Q出力がr
H、レベルとなり、第3出力信号φ、がアンドゲート(
40)を介して8進カウンタ(41)に印加され、8回
カウントきれると、8進カウンタ(41)がS −RF
P (25)及び16進カウンタ(42)をリセット
する。従って、S−RF F(25)(7)Q出力4t
’ L 」L、ヘル、Q出力はr H、レベルの状態
を保持する。その結果、垂直カウントダウン回路<34
)はビデオ信号の垂直同期信号に応じて垂直駆動パルス
を出力端子(43)に発生する様になる。
5Hで立ち上がる第4図(ネ)の如き第2出力信号φ、
がD−FF(38)のC端子に印加され、2f14ツク
ロツクパルスにより0.5H遅延されて、第4図(へ)
の如きパルス幅が0.5Hの信号がアンドゲート(26
)及びオアゲート(39)を介してD−FF(37)の
C端子に印加される。そのため、D−FF(37)のC
端子に印加きれる第4図(ニ)の信号の立ち下がりのタ
イミングで、C端子に印加されている第4図(へ)のr
L」レベルの信号がQ出力に転送きれる。このため、D
−FF(37)のQ出力が「L」レベル、Q出力がr
H、レベルとなり、第3出力信号φ、がアンドゲート(
40)を介して8進カウンタ(41)に印加され、8回
カウントきれると、8進カウンタ(41)がS −RF
P (25)及び16進カウンタ(42)をリセット
する。従って、S−RF F(25)(7)Q出力4t
’ L 」L、ヘル、Q出力はr H、レベルの状態
を保持する。その結果、垂直カウントダウン回路<34
)はビデオ信号の垂直同期信号に応じて垂直駆動パルス
を出力端子(43)に発生する様になる。
次に垂直同期分離回路(32)から第5図(ロ)の如き
立ち上がりが261.5Hから262Hの間にあるテレ
ビ信号の垂直同期信号が到来すると、前述のビデオ信号
の垂直同期信号と同様に前記垂直同期信号はアンドゲー
トク28)及びノアゲートク33)を介してD−FF(
22)のD端子に印加きれる。このためD−FF(22
)のC端子に印加きれている第5図(イ)のクロック信
号の262Hの立ち下がりでr H、レベルの信号がQ
出力に転送きれ、垂直カウントダウン回路(34)がリ
セットされて、そのリセットパルスは第5図(ハ)の如
くなる。そのため、ナントゲート(35)からは第5図
り二)の如き信号が発生しアンドゲート(27)及びノ
アゲート(36)を介してD−FF(37)のC端子に
印加きれる。
立ち上がりが261.5Hから262Hの間にあるテレ
ビ信号の垂直同期信号が到来すると、前述のビデオ信号
の垂直同期信号と同様に前記垂直同期信号はアンドゲー
トク28)及びノアゲートク33)を介してD−FF(
22)のD端子に印加きれる。このためD−FF(22
)のC端子に印加きれている第5図(イ)のクロック信
号の262Hの立ち下がりでr H、レベルの信号がQ
出力に転送きれ、垂直カウントダウン回路(34)がリ
セットされて、そのリセットパルスは第5図(ハ)の如
くなる。そのため、ナントゲート(35)からは第5図
り二)の如き信号が発生しアンドゲート(27)及びノ
アゲート(36)を介してD−FF(37)のC端子に
印加きれる。
−方、前述の場合と同様に第5図(ネ)に示す第2出力
信号φ、がD −F F(38)のD端子に印加され、
そのQ出力が第5図(へ)の如くなり、アンドゲート(
26)及びノアゲート(39)を介してD−FF(37
)のD端子に印加きれる。そのため、D−FF(37)
のC端子に印加されている第5図(ニ)の信号の立ち下
がりのタイミングで、D端子に印加きれている第5図(
へ)の1H」レベルの信号がQ出力に転送される。この
ため、D−FF(37)のQ出力が「H」レベル、d出
力がr L Jレベルとなり、第3出力信号≠、がアン
トゲ−)−(44)を介して 16進カウンタ(42)
に印加きれ、16回カウントされると、16進カウンタ
(42)がS −RF P(25)をセットし、8進カ
ウンタ(41)をリセットする。
信号φ、がD −F F(38)のD端子に印加され、
そのQ出力が第5図(へ)の如くなり、アンドゲート(
26)及びノアゲート(39)を介してD−FF(37
)のD端子に印加きれる。そのため、D−FF(37)
のC端子に印加されている第5図(ニ)の信号の立ち下
がりのタイミングで、D端子に印加きれている第5図(
へ)の1H」レベルの信号がQ出力に転送される。この
ため、D−FF(37)のQ出力が「H」レベル、d出
力がr L Jレベルとなり、第3出力信号≠、がアン
トゲ−)−(44)を介して 16進カウンタ(42)
に印加きれ、16回カウントされると、16進カウンタ
(42)がS −RF P(25)をセットし、8進カ
ウンタ(41)をリセットする。
従って、S −RF P (25)のQ出力は「H」レ
ベル、d出力は「L、レベルとなり、その状態を反転す
る。その結果、第2出力信号φ、がアンドゲート(28
)及びオアゲーh(33)を介して、D−FF(22)
のD端子に印加されるようになり又、ノアゲート(39
)には5−RFP(45)のQ出力がアンドゲート(2
9)を介して印加され、ノアゲート(36)には第1出
力信号4Iがアンドゲート(30)を介して印加きれる
ようになる。D−FF(22)のD端子には第2出力信
号φ、が印加されるので、垂直カウントダウン回路(3
4)は262.5H周期の垂直駆動パルスを出力端子(
43)に発生する。
ベル、d出力は「L、レベルとなり、その状態を反転す
る。その結果、第2出力信号φ、がアンドゲート(28
)及びオアゲーh(33)を介して、D−FF(22)
のD端子に印加されるようになり又、ノアゲート(39
)には5−RFP(45)のQ出力がアンドゲート(2
9)を介して印加され、ノアゲート(36)には第1出
力信号4Iがアンドゲート(30)を介して印加きれる
ようになる。D−FF(22)のD端子には第2出力信
号φ、が印加されるので、垂直カウントダウン回路(3
4)は262.5H周期の垂直駆動パルスを出力端子(
43)に発生する。
−方、この状態で垂直同期分離回路(32)から第。
6図(ロ)の如くその立ち上がりが261.5Hから2
62Hの間かられずかにずれた垂直同期信号が到来する
と、アンドゲート(46)において、第6図(ハ)の第
4出力信号φ4によりゲートされ、S−RF P (4
5)のセット人力Sに印加きれる。そのため、S −R
F Fe12)のQ出力は第6図(ニ)の如くなり、ア
ンドゲート(29)及びオアゲート(39)を介してD
−FF(37)のD入力に印加される。又、垂直カウン
トダウン回路(34)は第6図(ホ)の如き第2出力信
号φ、に応じたリセットパルスによりリセットされD−
FF(37)のC端子には第6図くべ)の如き第1出力
信号φ、が印加きれ、該第1出力信号−1の立ち下がり
すなわち4Hのタイミングで、そのQ出力をr H、レ
ベルとする。前記Q出力はすでに前述の動作で「H」レ
ベルになっているので、その状態は変化せず、S −R
F P(25)は相変らず、テレビ信号を受けている状
態を保持する。尚、S −RF F(45)は第3出力
信号≠、により8Hでリセットきれる。
62Hの間かられずかにずれた垂直同期信号が到来する
と、アンドゲート(46)において、第6図(ハ)の第
4出力信号φ4によりゲートされ、S−RF P (4
5)のセット人力Sに印加きれる。そのため、S −R
F Fe12)のQ出力は第6図(ニ)の如くなり、ア
ンドゲート(29)及びオアゲート(39)を介してD
−FF(37)のD入力に印加される。又、垂直カウン
トダウン回路(34)は第6図(ホ)の如き第2出力信
号φ、に応じたリセットパルスによりリセットされD−
FF(37)のC端子には第6図くべ)の如き第1出力
信号φ、が印加きれ、該第1出力信号−1の立ち下がり
すなわち4Hのタイミングで、そのQ出力をr H、レ
ベルとする。前記Q出力はすでに前述の動作で「H」レ
ベルになっているので、その状態は変化せず、S −R
F P(25)は相変らず、テレビ信号を受けている状
態を保持する。尚、S −RF F(45)は第3出力
信号≠、により8Hでリセットきれる。
この状態で、外部機器や他のチャンネルへの切換えが行
なわれ、第6図(ト)の如き周期が長く、位相の乱れた
垂直同期信号が垂直同期分離回路(32)から発生する
と、前記垂直同期信号はアンドゲート(46)を通過出
来ず、5−RFF(45)のQ出力はl″L」レベルと
なる。このため、D−FF(37)のD端子は常にrL
」レベルとなり、又、C端子には第1出力信号φ1が印
加されるので、その4Hの立ち下がりでr L 、レベ
ルの信号がQ出力に発生する。そのため、第3出力信号
φ、がアンドゲート(40)を介して8進カウンタ〈4
1)の方に印加され、8回カウントきれるとS −RF
P(25)及び16進カウンタ(42)をリセットす
る。従って、S −RF F (25)は再び外部から
の垂直同期信号を取り込むようにQ出力がrL」レベル
、σ出力が1H」レベルとなる。
なわれ、第6図(ト)の如き周期が長く、位相の乱れた
垂直同期信号が垂直同期分離回路(32)から発生する
と、前記垂直同期信号はアンドゲート(46)を通過出
来ず、5−RFF(45)のQ出力はl″L」レベルと
なる。このため、D−FF(37)のD端子は常にrL
」レベルとなり、又、C端子には第1出力信号φ1が印
加されるので、その4Hの立ち下がりでr L 、レベ
ルの信号がQ出力に発生する。そのため、第3出力信号
φ、がアンドゲート(40)を介して8進カウンタ〈4
1)の方に印加され、8回カウントきれるとS −RF
P(25)及び16進カウンタ(42)をリセットす
る。従って、S −RF F (25)は再び外部から
の垂直同期信号を取り込むようにQ出力がrL」レベル
、σ出力が1H」レベルとなる。
尚、16進カウンタ(42)及び8進カウンタ(41)
はアンドゲート(44)及び(40)からの第3出力信
号φ、をそれぞれ16回及び8回カウントしてから所定
のパルス幅の出力信号を発生するもので、常にカウント
動作を行なっている。又、第7出力信号φ、はS −R
F F(25)の◇出力が「H」レベルで到来する垂直
同期信号を選択している場合に、前記垂直同期信号が到
来しない時、垂直カウントダウン回路(34)を297
H周期でリセットするための信号である。
はアンドゲート(44)及び(40)からの第3出力信
号φ、をそれぞれ16回及び8回カウントしてから所定
のパルス幅の出力信号を発生するもので、常にカウント
動作を行なっている。又、第7出力信号φ、はS −R
F F(25)の◇出力が「H」レベルで到来する垂直
同期信号を選択している場合に、前記垂直同期信号が到
来しない時、垂直カウントダウン回路(34)を297
H周期でリセットするための信号である。
(ト)発明の効果
以上述べた如く、本発明によれば、テレビ信号とビデオ
信号との判別を行うのに、垂直カウントダウン回路のリ
セットパルスと、前記垂直カウントダウン回路の分周出
力とを位相比較しているので、到来する垂直同期信号の
パルス幅による影響を受けず、安定に垂直駆動パルスが
得られ、外部機器からの信号を受信する場合にも再生画
面が流れるという問題が無くなる。
信号との判別を行うのに、垂直カウントダウン回路のリ
セットパルスと、前記垂直カウントダウン回路の分周出
力とを位相比較しているので、到来する垂直同期信号の
パルス幅による影響を受けず、安定に垂直駆動パルスが
得られ、外部機器からの信号を受信する場合にも再生画
面が流れるという問題が無くなる。
又、実施例の如く位相比較によりその判別を行ない、テ
レビ信号を受信していると判別した後には、垂直カウン
トダウン回路を自己リセッ)・動作にするとともに、外
部から到来する垂直同期信号に対してウィンドーを設け
、そのウィンドーの中に前記垂直同期信号が存在するか
否かを判別しているので、判別の感度切換えを行うこと
が出来、異常切換が防止出来る。
レビ信号を受信していると判別した後には、垂直カウン
トダウン回路を自己リセッ)・動作にするとともに、外
部から到来する垂直同期信号に対してウィンドーを設け
、そのウィンドーの中に前記垂直同期信号が存在するか
否かを判別しているので、判別の感度切換えを行うこと
が出来、異常切換が防止出来る。
第1図は、本発明の一実施例を示す回路図、第る。
(9)・・・垂直同期分離回路、 (11〉・・・垂直
カウントダウン回路、 (13)・・・入力選択回路、
(14)・・・リセットパルス発生回路、 (15
)・・・遅延回路、(18)・・・信号選択回路、(1
9)・・・位相比較回路。 出願人 三洋i機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第2図 。 第 4図 A2H utrHi uz、rt−t (ト)−−一−−−−−−−−−−−−−−−−−一一
一一一−−−−−−−−−−−−−−−−一第5図 (へ)
カウントダウン回路、 (13)・・・入力選択回路、
(14)・・・リセットパルス発生回路、 (15
)・・・遅延回路、(18)・・・信号選択回路、(1
9)・・・位相比較回路。 出願人 三洋i機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第2図 。 第 4図 A2H utrHi uz、rt−t (ト)−−一−−−−−−−−−−−−−−−−−一一
一一一−−−−−−−−−−−−−−−−一第5図 (へ)
Claims (1)
- (1)複合同期信号を同期分離して垂直同期信号を発生
する垂直同期分離回路と、水平同期信号のN倍の周波数
のクロック信号を受け、該クロック信号を分周して疑似
垂直同期信号を発生する垂直カウントダウン回路と、前
記2つの垂直同期信号を切換えて出力する選択回路と、
該選択回路の出力信号に応じて前記垂直カウントダウン
回路のリセットパルスを発生するリセットパルス発生回
路と、前記垂直カウントダウン回路の分周出力信号と前
記リセットパルスとの位相を比較し、その位相差に応じ
て、前記選択回路を切換える位相比較回路とを有し、前
記垂直同期信号又は前記疑似垂直同期信号に応じて前記
垂直カウントダウン回路をリセットし、垂直駆動パルス
を発生する様にしたことを特徴とする垂直駆動パルス発
生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143379A JPS631165A (ja) | 1986-06-19 | 1986-06-19 | 垂直駆動パルス発生回路 |
| KR1019870006170A KR930005183B1 (ko) | 1986-06-19 | 1987-06-18 | 수직구동 펄스 발생회로 |
| EP87108804A EP0249987B1 (en) | 1986-06-19 | 1987-06-19 | Vertical driving pulse generating circuit |
| DE87108804T DE3787126T2 (de) | 1986-06-19 | 1987-06-19 | Schaltung zum Erzeugen von Vertikaltreiberimpulsen. |
| US07/063,949 US4845563A (en) | 1986-06-19 | 1987-06-19 | Vertical driving pulse generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143379A JPS631165A (ja) | 1986-06-19 | 1986-06-19 | 垂直駆動パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS631165A true JPS631165A (ja) | 1988-01-06 |
| JPH0419747B2 JPH0419747B2 (ja) | 1992-03-31 |
Family
ID=15337406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61143379A Granted JPS631165A (ja) | 1986-06-19 | 1986-06-19 | 垂直駆動パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS631165A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292969A (ja) * | 1988-05-19 | 1989-11-27 | Sanyo Electric Co Ltd | 垂直駆動パルス発生回路 |
| JPH03141392A (ja) * | 1989-10-27 | 1991-06-17 | Nec Ic Microcomput Syst Ltd | 水平同期パルス計測回路 |
| JP2006060483A (ja) * | 2004-08-19 | 2006-03-02 | Sharp Corp | 垂直同期回路およびそれを備えたテレビジョン受信機 |
-
1986
- 1986-06-19 JP JP61143379A patent/JPS631165A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292969A (ja) * | 1988-05-19 | 1989-11-27 | Sanyo Electric Co Ltd | 垂直駆動パルス発生回路 |
| JPH03141392A (ja) * | 1989-10-27 | 1991-06-17 | Nec Ic Microcomput Syst Ltd | 水平同期パルス計測回路 |
| JP2006060483A (ja) * | 2004-08-19 | 2006-03-02 | Sharp Corp | 垂直同期回路およびそれを備えたテレビジョン受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0419747B2 (ja) | 1992-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| JPS631165A (ja) | 垂直駆動パルス発生回路 | |
| KR960013474B1 (ko) | Ntsc 방송 방식과 pal 방송 방식 겸용의 수직 구동 펄스 발생 회로 | |
| JPH0552703B2 (ja) | ||
| JPH0510456Y2 (ja) | ||
| EP0249987A2 (en) | Vertical driving pulse generating circuit | |
| JPS63156425A (ja) | 信号判別回路 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JPH0134511B2 (ja) | ||
| JP2532623B2 (ja) | パイロットバ―ストゲ―トパルス発生装置 | |
| JPS6012870A (ja) | 垂直同期分離装置 | |
| JPS61260714A (ja) | タイミングパルス発生回路 | |
| JPH07114458B2 (ja) | 垂直駆動パルス発生回路 | |
| JPH0636561B2 (ja) | 水平同期信号分離装置 | |
| JP2605441B2 (ja) | 垂直期間パルス出力装置 | |
| JPH01292969A (ja) | 垂直駆動パルス発生回路 | |
| JPS5930371A (ja) | 同期信号処理回路 | |
| JPS6322717B2 (ja) | ||
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JPS584352Y2 (ja) | 垂直同期回路 | |
| JPS61195082A (ja) | 垂直同期信号形成回路 | |
| JPH0413375A (ja) | 同期分離回路 | |
| JPH0151116B2 (ja) | ||
| JPS6038911B2 (ja) | 同期装置 | |
| JPS6327174A (ja) | 同期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |