JPS61196552A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61196552A JPS61196552A JP60036877A JP3687785A JPS61196552A JP S61196552 A JPS61196552 A JP S61196552A JP 60036877 A JP60036877 A JP 60036877A JP 3687785 A JP3687785 A JP 3687785A JP S61196552 A JPS61196552 A JP S61196552A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring
- wiring conductor
- layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は集積度のきわめて大きい多層配線構造の半導体
集積回路装置に関する。
集積回路装置に関する。
（従来の技術）。
半導体集積回路装置は、その規模が益々大形化されるに
伴なって、今日では多層配線構造をとることが一般的と
なった。しかしながら、このように配Ｉ！を多層化する
場合でも、半導体装置をそれ自身は従来のプレーナ技術
を基本として製造されるので、ワイヤボンディング用の
ボンディング・パッドは、通常、最上層に位置する配線
導体と同一の構造にて形成される。この場合、一般に、
最上層に位置する配線導体は電源の幹線としての配線導
体を含むので、下層の位置する信号の配線導体（信号導
体）より厚膜とするか、または、電源幹線の線幅を広く
形成して、配線の導体抵抗を低く設定し【おくのが普通
である。特に回路動作に高速性が要求される場合には、
配線間容量の低減を考えて、最上層に位置する配線導体
は厚膜に形成される。
伴なって、今日では多層配線構造をとることが一般的と
なった。しかしながら、このように配Ｉ！を多層化する
場合でも、半導体装置をそれ自身は従来のプレーナ技術
を基本として製造されるので、ワイヤボンディング用の
ボンディング・パッドは、通常、最上層に位置する配線
導体と同一の構造にて形成される。この場合、一般に、
最上層に位置する配線導体は電源の幹線としての配線導
体を含むので、下層の位置する信号の配線導体（信号導
体）より厚膜とするか、または、電源幹線の線幅を広く
形成して、配線の導体抵抗を低く設定し【おくのが普通
である。特に回路動作に高速性が要求される場合には、
配線間容量の低減を考えて、最上層に位置する配線導体
は厚膜に形成される。
（発明が解決しようとする問題点）
しかし、集積規模がそれ程に大きくなく、２層程度の多
層化ですむ間はよいが、集積規模が大きくなって３層以
上の多層構造が必要とされ、更に高速な回路動作までが
要求されるようになると。
層化ですむ間はよいが、集積規模が大きくなって３層以
上の多層構造が必要とされ、更に高速な回路動作までが
要求されるようになると。
形成すべき電源配線導体の膜厚は急激に増大し。
信号導体との間に著しい膜厚差を生ずるようになる。す
なわち、２層程度の集積規模の間はチップ・サイズが小
さく、配線長もさ程長くなく、また、消費電力もそれ程
大きなものではないので、′電源配線抵抗によって生ず
る電源電圧変動が問題とする程に雑音余裕を減少せしめ
ることはないが、３層以上にまで集積規模があがクチツ
ブ・サイズが大きくなると、消費電力が着るしく増大し
、また、配線長も長大化するので、′ｗＬ源配線の導体
抵抗および配線間の交さ面積を余程低減しないと、電源
電圧変動による雑音余裕の低下および配線間容量の増大
という好ましからざる諸問題が生ずる。従って、集積規
模のこれ以上の大形化と高速化とが同時に要求される半
導体集積回路装置では、最上層に形成される電源配線の
導体膜厚はきわめて厚膜なものとなる。
なわち、２層程度の集積規模の間はチップ・サイズが小
さく、配線長もさ程長くなく、また、消費電力もそれ程
大きなものではないので、′電源配線抵抗によって生ず
る電源電圧変動が問題とする程に雑音余裕を減少せしめ
ることはないが、３層以上にまで集積規模があがクチツ
ブ・サイズが大きくなると、消費電力が着るしく増大し
、また、配線長も長大化するので、′ｗＬ源配線の導体
抵抗および配線間の交さ面積を余程低減しないと、電源
電圧変動による雑音余裕の低下および配線間容量の増大
という好ましからざる諸問題が生ずる。従って、集積規
模のこれ以上の大形化と高速化とが同時に要求される半
導体集積回路装置では、最上層に形成される電源配線の
導体膜厚はきわめて厚膜なものとなる。
ところで、このように厚膜化された最上層の配線導体に
て、従来技術に従いボンディング・パッドが形成される
と、２層程度の比較的厚膜化されていない場合と異なり
、パッド自身の膜厚がきわめて厚膜に形成されて了うの
で、圧力その他のボンディング条件の変更が要求される
。すなわち、在来品種とはボンディングの作業条件を異
にする生産技術上の新品種が生まれる。従って、従来の
配線構造をそのまま踏襲すると、多品ｍを混在させるこ
との多い現在の生産ラインの生産効率を著しく低下せし
める場合が生じるので、ボンディング条件の規格化が望
まれる。
て、従来技術に従いボンディング・パッドが形成される
と、２層程度の比較的厚膜化されていない場合と異なり
、パッド自身の膜厚がきわめて厚膜に形成されて了うの
で、圧力その他のボンディング条件の変更が要求される
。すなわち、在来品種とはボンディングの作業条件を異
にする生産技術上の新品種が生まれる。従って、従来の
配線構造をそのまま踏襲すると、多品ｍを混在させるこ
との多い現在の生産ラインの生産効率を著しく低下せし
める場合が生じるので、ボンディング条件の規格化が望
まれる。
本発明の目的は、上記の情況に鑑み、ボンディング条件
を在来品種の規格に合致し得るボンディング・パッド構
造を備えた厚膜化多層配線構造の半導体集積回路装置を
提供することである。
を在来品種の規格に合致し得るボンディング・パッド構
造を備えた厚膜化多層配線構造の半導体集積回路装置を
提供することである。
本発明の半導体集積回路装置は、上層部に信号導体よシ
厚膜の配線導体を備える多層配線構造と。
厚膜の配線導体を備える多層配線構造と。
前記厚膜配線導体から下層部にひき出され形成される前
記信号導体と膜厚をほぼ等しくするひき出し配線導体と
、前記ひき出し配線導体の一部に形成されるボンディン
グ・パッド部とを含む。
記信号導体と膜厚をほぼ等しくするひき出し配線導体と
、前記ひき出し配線導体の一部に形成されるボンディン
グ・パッド部とを含む。
すなわち、本発明によれば、多層配線構造の上層部に位
置する厚膜化された配線導体からは、下層の信号導体層
の位置まで配線導体がひき出され、ボンディング・パッ
ドは従来の厚膜化された配線導体に代わって、このひき
出し配線導体にて形成される。
置する厚膜化された配線導体からは、下層の信号導体層
の位置まで配線導体がひき出され、ボンディング・パッ
ドは従来の厚膜化された配線導体に代わって、このひき
出し配線導体にて形成される。
この際、このひき出し配線導体は下層の信号導体と膜厚
をほぼ等しくなし得るので、ボンディング・パッドも在
来品種と同一の膜厚に形成することができ、ボンディン
グ条件に同等に設定することができる。以下図面を参照
して本発明の詳細な説明する。
をほぼ等しくなし得るので、ボンディング・パッドも在
来品種と同一の膜厚に形成することができ、ボンディン
グ条件に同等に設定することができる。以下図面を参照
して本発明の詳細な説明する。
第１図は本発明の一実施例を示す断面構造図であって、
ｐ形半導体基板１と、厚膜フィールド絶縁膜２と、ｎ十
埋込領域３．ｎ形のコレクタ領域４、ｐ形のベース領域
５およびｎ＋エミッタ領域６とを含み厚膜フィールド絶
縁膜の島状領域内に形成されたバイポーラ・トランジス
タと、オーム接触領域７および８を介してバイポーラ・
トランジスタと接続するアルミ配線からなる第１層目の
信号導体９と、シリコン窒化膜からなる眉間絶縁膜１０
を介し形成されたアルミ配線からなる第２層目の信号導
体１１と同じく層間絶縁膜１２を介し形成された厚膜の
アルミ配線からなる第３層目の電源の配線導体１３と、
この電源の配線導体１３から下層の第２層目信号導体１
１の位置までひき出し配線導体１４の一部に形成された
ボンディング・パッド部１５と、チップ保護膜１６とき
含む。本実施例では、ボンディング・パッド部１５が信
号導体１１と等しい膜厚のひき出し配線導体１４の一部
に形成されるので、ボンディング条件Ｆｉ２層配線構造
などの在来品種と全く同一に設定し得る。
ｐ形半導体基板１と、厚膜フィールド絶縁膜２と、ｎ十
埋込領域３．ｎ形のコレクタ領域４、ｐ形のベース領域
５およびｎ＋エミッタ領域６とを含み厚膜フィールド絶
縁膜の島状領域内に形成されたバイポーラ・トランジス
タと、オーム接触領域７および８を介してバイポーラ・
トランジスタと接続するアルミ配線からなる第１層目の
信号導体９と、シリコン窒化膜からなる眉間絶縁膜１０
を介し形成されたアルミ配線からなる第２層目の信号導
体１１と同じく層間絶縁膜１２を介し形成された厚膜の
アルミ配線からなる第３層目の電源の配線導体１３と、
この電源の配線導体１３から下層の第２層目信号導体１
１の位置までひき出し配線導体１４の一部に形成された
ボンディング・パッド部１５と、チップ保護膜１６とき
含む。本実施例では、ボンディング・パッド部１５が信
号導体１１と等しい膜厚のひき出し配線導体１４の一部
に形成されるので、ボンディング条件Ｆｉ２層配線構造
などの在来品種と全く同一に設定し得る。
第２図は本発明の他の実施例を示す断面構造図で、第１
図と共通する部分には同一符号が用いられている。
図と共通する部分には同一符号が用いられている。
本実施例では、第３層配線は、配線抵抗を低減するため
に信号導体１７の上に導体層１３ｔ−積み重ねて厚膜化
し、電源用配線導体として用いる部分と、このように厚
膜化せず、信号導体１７だけで信号用配線導体として用
いる部分との、２種類の構造を有する。そして、引き出
し配線導体１４は信号導体１７の延長上に形成され、そ
の一部にボンディング・パッド１５が前実施例と同じよ
うに設けられる。従って、ボンディング条件も前実施例
と同様に、在来品種とほぼ同等に設定し得る。
に信号導体１７の上に導体層１３ｔ−積み重ねて厚膜化
し、電源用配線導体として用いる部分と、このように厚
膜化せず、信号導体１７だけで信号用配線導体として用
いる部分との、２種類の構造を有する。そして、引き出
し配線導体１４は信号導体１７の延長上に形成され、そ
の一部にボンディング・パッド１５が前実施例と同じよ
うに設けられる。従って、ボンディング条件も前実施例
と同様に、在来品種とほぼ同等に設定し得る。
第３図は現用される２層配線構造半導体集積回路装置の
断面構造図を示すもので、ボンディング・パッド部の構
造を比較するためのものである。
断面構造図を示すもので、ボンディング・パッド部の構
造を比較するためのものである。
すなわち、ボンディング・パッド部１５は第２層目の配
線導体１１の一部に形成される。従って、本発明によれ
ば、３層以上に集積規模が大形化した場合でも、この在
来品種とボンディング条件においてきわめて高い整合性
ｋｖｔ！えた半纏体呆槓−Ｉ１６誠は−を４易に得るこ
とができる。
線導体１１の一部に形成される。従って、本発明によれ
ば、３層以上に集積規模が大形化した場合でも、この在
来品種とボンディング条件においてきわめて高い整合性
ｋｖｔ！えた半纏体呆槓−Ｉ１６誠は−を４易に得るこ
とができる。
以上詳廁に説明したように１本発明によれば、集積規模
を關かだ場合に生じる在来品−とのポンディ７グ作某条
件の不整合問題は完全に解決し得るので、多品種混在の
生産効率の向上に一者なる効果ｔ″萎することができる
。
を關かだ場合に生じる在来品−とのポンディ７グ作某条
件の不整合問題は完全に解決し得るので、多品種混在の
生産効率の向上に一者なる効果ｔ″萎することができる
。
第１図は本発明の一実施例を示す断面構造図。
第２図は本発明の他の実施例を示す断面構造図。
第３図は現用される２層配線構造半導体集積回路装置の
断面構造図である。 ｌ・・・・・・半導体基板、２・・・・・・厚膜フィー
ルド絶縁膜、９・・・・・・累１ノー目の信号導体、１
１・・・・・・第２１−目の信号導体、１３・・・・・
−＠３層目の厚膜電源配縁導体、１４・・・・・・ひき
出し配線導体、１５・・・・・・ボンディング・パッド
部、１７・・・・・・第３層目の信号導体、１０，１２
・・・・・・層間絶縁膜、１６・・・・・・チップ保護
膜。
断面構造図である。 ｌ・・・・・・半導体基板、２・・・・・・厚膜フィー
ルド絶縁膜、９・・・・・・累１ノー目の信号導体、１
１・・・・・・第２１−目の信号導体、１３・・・・・
−＠３層目の厚膜電源配縁導体、１４・・・・・・ひき
出し配線導体、１５・・・・・・ボンディング・パッド
部、１７・・・・・・第３層目の信号導体、１０，１２
・・・・・・層間絶縁膜、１６・・・・・・チップ保護
膜。
Claims (2)
- （１）上層部に信号導体より厚膜の配線導体を備える多
層配線構造と、前記厚膜配線導体から下層部にひき出さ
れ形成される前記信号導体と膜厚をほぼ等しくするひき
出し配線導体と、前記ひき出し配線導体の一部に形成さ
れるボンディング・パッド部とを含むことを特徴とする
半導体集積回路装置。 - （２）前記ひき出し配線導体が信号導体と兼用されるこ
とを特徴とする特許請求の範囲第（１）項記載の半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60036877A JPS61196552A (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60036877A JPS61196552A (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61196552A true JPS61196552A (ja) | 1986-08-30 |
Family
ID=12482010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60036877A Pending JPS61196552A (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61196552A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191439A (ja) * | 1987-06-18 | 1989-04-11 | Seiko Instr & Electron Ltd | 半導体装置 |
| JPH02170434A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | バンプ電極を備える半導体集積回路装置 |
| JPH0330347A (ja) * | 1989-06-27 | 1991-02-08 | Toshiba Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132764A (en) * | 1975-05-14 | 1976-11-18 | Hitachi Ltd | Semiconductor device |
-
1985
- 1985-02-26 JP JP60036877A patent/JPS61196552A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51132764A (en) * | 1975-05-14 | 1976-11-18 | Hitachi Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191439A (ja) * | 1987-06-18 | 1989-04-11 | Seiko Instr & Electron Ltd | 半導体装置 |
| JPH02170434A (ja) * | 1988-12-22 | 1990-07-02 | Fuji Electric Co Ltd | バンプ電極を備える半導体集積回路装置 |
| JPH0330347A (ja) * | 1989-06-27 | 1991-02-08 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3898350B2 (ja) | 半導体装置 | |
| JPS61196552A (ja) | 半導体集積回路装置 | |
| JP3075858B2 (ja) | 半導体集積回路装置 | |
| JPS62244160A (ja) | 半導体装置 | |
| JPS61139067A (ja) | 半導体装置 | |
| GB2285335A (en) | Semiconductor device | |
| JPH0476927A (ja) | 半導体集積回路 | |
| JPH0576783B2 (ja) | ||
| JPH012345A (ja) | 半導体集積回路装置 | |
| JPS61194848A (ja) | 半導体装置 | |
| JPH02177451A (ja) | 半導体集積回路装置 | |
| JPS62274654A (ja) | 入力保護装置 | |
| JP2000294763A (ja) | 半導体装置 | |
| JPS63143836A (ja) | 半導体装置 | |
| JPH023957A (ja) | 半導体集積回路 | |
| JPS5812343A (ja) | 半導体装置 | |
| JPS60211864A (ja) | 半導体装置の入力回路 | |
| JPS59165440A (ja) | 集積回路パツケ−ジ | |
| JPS6313371A (ja) | 半導体装置 | |
| JPS63202966A (ja) | 半導体装置 | |
| JPH03149824A (ja) | 半導体装置の製造方法 | |
| JPH0153514B2 (ja) | ||
| JPS60194560A (ja) | リ−ド・オンリ・メモリ | |
| JPS63179559A (ja) | 半導体装置 | |
| JPH05326848A (ja) | 半導体集積回路装置 |