JPS61201338A - デ−タフロ−処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータフロー処理装置に関し、特にデータ駆動
方式によシ演算順序を制御するデータフａ−処理装置に
関するものである。

（従来技術とその問題点） 従来Ｑデータフロー処理装置は複数の演算処理機構や入
出力処理機構を接続する場合に、例えば乗算器、加算器
などの固定された単一機能を持つ演算回路、メそリアク
セスコントローラ、入出力コントローラなどの固定され
た単一機能を持つ制御回路をリング状にパイプライン方
式のバスで接続する方式が開発提案されている。

このデータフロー処理装置は演算回路等の種類の選択お
よび演算回路を並べる順序をある特定の処理に対して最
適なものとする必要があり、それ以外の処理に対しては
パフォーマンスが著しく低下するという問題があった。

また、このデータフロー処理装置は処理に応じて、演算
器の種類や、配置を変えると、必要とする演算器の種類
が増加し、コストの増大を招く。これに対し、この種の
データフロー処理装置（特開昭５８−７０３６０号公報
記載）は第２図に示すように演算回路を多機能化し、プ
ロセッサユニットに集約し、パイプライン方式のバスで
トランスファー・テーブルメモリ２２、パラメータテー
ブルメモリ２３．データメモリ２４．キューメモリ２５
およびプロセッサユニッ）２６ｔ−結合し、２項演算に
対してはデータフロ一方式によるコントロールを初期設
定されたパラメータテーブル、およびデータメモリを用
いて行い、さらに外部回路との入出力を行うバスインタ
ーフェースを備えたものを１モジユールとしたとき、同
一のモジュールを複数個直列に接続するだけで、接続個
数に応じてパフォーマンスが向上するデータフロー処理
装置が提案されている。

しかし、このデータフロー処理装置はデータの行き先ア
ドレスを貯えておくトランスファーテーブルメモリ２２
と、前記のアドレスでアクセスされ、命令を貯えておく
パラメータテーブルメモリ２３と、２項演算の片側の入
力データを一時貯えておくデータメモリ２４と、前記デ
ータメモリからのデータの待ち合せを行うキューメモリ
２５と、前記−ＩＰユニーモリ出力に対して２項演算ま
たは単項演算を行い前記トランスファーテーブルメモリ
へ出力するプロセッサユニット２６と、これらを接続す
るリング状のパイプラインバスと、前記パイプラインバ
スと外部バスとの間のデータの入出力ｔコントミールす
ルハスインターフェース２１とを備え、初期設定時に前
記パラメータテーブルメモリに任意に設定された命令に
従って前記プロセッサユニットが動作し、たとえばこの
プロセッサユニットの動作機能の中で、数値発生とコピ
ーや、プロセッサユニットの入力データ、出力データの
数及び２項を演算時の待ち合せ制御等が行なわれる。

すなわち、数値発生は、入力データの中のデータ値と発
生個数と増分値とをみて、入力データの中のデータ値に
増分値を発生個数分だけ順に加えていき、発生個数分だ
けの出力データを発生する処理である。この機能はくシ
かえしのある処理を行う場合や、メモリのアドレスを発
生させる場合に用いられる。このとき出力データの中の
トランスファーテーブルメモリ２２のアドレスは変化せ
ず、入力データの中にあるトランスファーテーブルメモ
リ２２のアドレスをそのまま出力する。

コピーは、入力データの中のデータ値と、コピー回数を
みて、入力データの中のデータ値をそのまま出力データ
の中のデータ値にコピー回数分だけコピーして出力する
処理である。このとき出力データの中にあるトランスフ
ァーテーブルメモリ２２のアドレスは入力データの中に
あるトランスファーテーブルメモリ２２のアドレスに出
力の順で１ずつ加算された値となる。

プロセッサユニット２６への入力データの数は１つまた
は２つであり、出力データの数は１から１６まで指定で
きる。入力データの数が１つの場合の処理を単項演算と
いい、入力データの数が２つの場合の処理′ｆｃ２項演
算という。単項演算の場合は入力データの数が１つであ
るので待ち合せを行う必要はないが２項演算の場合は２
つのデータがそろうまで演算が実行できないので先に到
着したデータをデータメモリ２４の中の２項キューに保
存しておき、待ち合せを行って、後に到着したデータが
きたときにデータメモリの中の２項キューからよみ出し
たデータと一緒にしてキューメモリ２５ｔ−通してプロ
セッサユニット２６での演算を開始する。すなわち、２
項演算に対してはデータフロ一方式の実行制御を行って
いる。出力データ数が２以上のときには、出力をしてい
る間ビジーフラグをたて、キー−メ無り２５からの入力
を禁止する。

この数値発生もしくはコピーの動作では出力データ数が
１から１６まで指定できる。これらのデータはリング状
のパイプラインバスへ出力されるので、出力データ数の
指定が大きいとき（例えば１６）や１つの処理プログラ
ム中のいくつかの数値発生やコピーの動作が含まれてい
ると、パイプラインバスで転送されるデータ数が一時的
に増加することがある。プロセッサユニットでこの数値
発生やコピーの動作が行なわれている間は、プロセッサ
ユニットへの次のデータ入力は禁止されるので、発生も
しくはコピーされたデータにより、キューメモリの蓄積
データ数が増加してオーバーフローを起したシ、発生も
しくはコピーされたデータが２項演算の一方だけの場合
は、データメモリ中の２項キューでオーバーフローの生
じる可能性があるという欠点がある。前記２つのオーバ
ーフローは、数値発生あるいはコピーの一動作における
出力データ数を小さくして動作回数をふやし、各動作が
時間的に分散するようにすればオーバーフローの生じる
可能性は減少する。しかしながらデータフロー制御だけ
では数値発生とコピーの動作を開始させるデータのプロ
セッサユニットへの入力時刻が分散するようにソフトウ
ェア的に設定するには処理全体をトレースしてどの時刻
でどの処理が実行されるかを明らかにしなければならず
容易ではない。

そこで、処理全体の実行時間から数値発生とコピーの実
行時間間隔の最小値を与えることにより、強制的に実行
時刻を分散すれば、オーバーフローの発生する可能性を
減少させることができる。

（発明の目的） 本発明の目的は従来のデータフロー処理装置における欠
点を除去すると共に実行時刻の分散を強制的に行なう手
段を備え、かつ付加する回路等がコンパクトになるよう
にしたデータフロー処理装置を提供することにある。

（発明の構成） 本発明によれば、データの行き先アドレスを貯えておく
トランスファーテーブルメモリと、前記のアドレスでア
クセスされ、命令を貯えておくパラメータテーブルメモ
リと、２データ演算の片側の入力データを一時貯えてお
くデータメモリと。

前記データメモリからのデータの待ち合せを行うキュー
メモリと、前記キー−メモリ出力に対して２項演算また
は単項演算を行い、前記トランスファーテーブルメモリ
へ出力するプロセッサユニットと、これらを接続するリ
ング状のパイプラインバスと、前記パイプラインバスと
外部バスとの間のデータの入出力をコントロールするバ
スインターフェースと、設定時間間隔で前記パイプライ
ンバスによって転送されるデータの間にタイミングデー
タを割り込ませるタイミングデータジェネレータとを備
え、初期設定時に前記パラメータテーブルメモリに任意
に設定された命令に従って前記プロセッサユニットヲ動
作させるデータフロー処理装置が得られる。

（実施例） 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例は外部バス１８ａに接続されるバスイン
ターフェース１１と、このバスインターフェース１１に
信号線１８ｂｔ−介して接続されるトランスファーテー
ブルメモリ１２と、このトランスファーテーブルメモリ
１２に信号線１９ａｔ−介して接続されるパラメータテ
ーブルメモリ１３と、このパラメータテーブルメモリ１
３に信号線１９ｂを介して接続されるデータメモリ１４
と、このデータメモリ１４に信号線１９Ｃｔ介して接続
され、かつ、バスインターフェース１１に信号線１８Ｃ
１−介して接続されるキューメモリ１５と、この中ニー
メモリ１５に信号線１９ｄｉ介して接続され、かつ、ト
ランスファーテーブルメモリ１２に信号線１９ｅに接続
されるプロセッサユニット１６と、トランスファーテー
ブルメモリ１２に信号線１７ａｔ−介して接続されるタ
イミングデータジェネレータ１７とを含む。

これらトランスファーテーブルメモリ１２．パラメータ
テーブルメモリ１３．データメモリ１４゜キューメモリ
１５およびプロセッサユニット１６はパイプライン方式
のバス（以下ではパイプラインバスと呼ぶ）１９ａ〜１
９ｅでリング状に接続されている。バスインターフェー
ス１１は外部（図示せず）より入力したデータをトラン
スファーテーブルメモリ１２へ供給し、キューメモリ１
５からの外部出力データを外部へ送出する。タイミング
データジェネレータ１７はタイミングデータをトランス
ファーテーブルメモリ１２へ供給する。

このトランスファーテーブルメモリ１２はパイプライン
バス１９ｅからの入力も含めて３系統の入力ポートを持
ち、各ボートに対して優先権コントロールをしながら、
１パイプラインサイクル毎に入力ポートを選択する。

タイミングデータジェネレータ１７以外の構成はデータ
処理回路←特開昭５８−７０３６０）と同一であるので
、それらに関する詳細な説明を省略する。タイミングデ
ータジェネレータ１７は外部から入力したタイミング設
定データによってタイミング値とタイミングデータが持
つトランスファーテーブルメモリ１２のアドレスを保持
する。このタイミング値は、パイプラインバス１９ａ〜
１９ｅの基本転送サイクル時間に対してタイミングデー
タの生成時間間隔を何倍にとるかということを示す。ま
たトランスファーテーブル１２のアドレスはタイミング
トークンがトランスファーテーブル１２ｔ−参照する際
に用いるもので、プロセッサユニット１６から出力され
るデータに含まれているものと全く同様である。トラン
スファーテーブルメモリ１２は３系統の入力ポートを持
ち、入力ボート選択に優先権コントロールを行うが、タ
イミングデータジェネレータ１７からの入力が常に優先
するので、プロセッサユニット１６やバスインターフェ
ース１１に対して出力禁止制御を行なう。

タイミングデータジェネレータ１７から出力されたタイ
ミングデータはパイプラインバスを他の処理データと同
様に転送、処理される。しかし、タイミングデータは数
値発生やコピー命令の実行開始を制御するためのもので
あシ、数値発生やコピー命令とパラメータを持つデータ
（以下簡単のため命令データと呼ぶ）ではない。そこで
、この命令データをデータメモリ１４に待たせておき、
タイミングデータによってデータメモリ１４からキュー
メモリ１５へ出力するようにすれば良いわけである。こ
の動作に類似したものとして、データ処理装置（特開昭
５８−７０３６０）の２項キュー制御がある。

第３図は２項キュー制御の動作を説明するデー′　　　
タフローを示す。第３図において、２項の入力データは
Ｄｌ、Ｄ２で示されており、丸が入出力されるデータを
模式的に示している。丸の中の数字はパラメータテーブ
ル１３にパイプラインバスから入力される順序を示して
おり％’ｌは時刻（ｉは大きさ順序には直接関係しない
）ｔ−示す。第３図１ａｌはＤ４側に先に３個のデータ
が入力し、データメモリ１４内に保持されているところ
へ％Ｄ２側にデータが入力されると、２項のデータが揃
ったので対応する１番目のデータと４番目のデータを組
にして出力するところを示している。第３図（ｂｌは第
３図１ａｌと逆にＤ１側に先に到着していればＤ２側の
データが到着した時に対応するデータの組として１番目
のデータと２番目のデータが出力されることを示す。な
お出力されないデータはデータメモリ１４で相手のデー
タを持つことになる。

この２項キュー制御では２つの入力データの待ち合せは
対等関係にあるが、タイミングデータに関しては、相手
の前記命令データがすでにパラメータテーブルメモリ１
３へ入力され、データフそＩＪ　１４　Ｋ保持されてい
なければ命令を実行してはならない。

したがって、本実施例はタイミングゲート制御（命令）
ｔ−新たに導入するもので、タイミングゲート制御を第
４図を用いて説明すると、命令データはＤ側、タイミン
グデータがＴ側である。第４図（ａｌは命令データ側が
先に到着している場合を示しており、出力が命令データ
だけになるが動作は第３図（ａ）と全く同様である。一
方第４図（ｂｌの場合はタイミングデータ側が先に到着
した場合言いかえれば命令データがデータメモリ１４に
保持されていない場合にはパラメータテーブルメモリ１
３へ入力した時点でタイミングデータは消滅することを
示している。

このように本発明の一実施例は従来のデータフロー処理
装置に示すように数値発生またはコピーの命令の実行に
より、キューメモリあるいはデータメモリ内にとられた
２項キュー領域で一時的な蓄積データの増大が生じる場
合に、前記数値発生とコピーの実行時刻の間隔に最小時
間が設定できるので、データの増大の時刻が分散する。

従って本実施例はキューメモリあるいはデータメモリ内
の２項キュー領域の急激な蓄積データの増大によって生
じるオーバーフローの発生を防ぐことができる。なお第
４図に示したタイミングゲート制御の原理はデータ駆動
型のデータ処理装置において、一時的にデータを大量に
発生する機構もしくは命令を備えている場合について適
用できる。

（発明の効果） 本発明は、以上説明したように処理全体の実行時間から
数値発生とコピーの実行時間間隔の最小値を与えること
により強制的に実行時刻を分散せしめオーバーフａ−の
発生を減少せしめる等の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
従来のデータ処理装置の実施例を示すブロック図、第３
図は２項キュー制御の動作原理全模式的に示したデータ
フロー図、第４図はタイミングゲート制御の動作原理を
示すデータフロー図である。 図において、１１・・・・・・バスインターフェース、
１２・・・・・・トランスファーテーブルメモＩＪ、１
３・・・・・・パラメータテーブルメモリ、１４・・・
・・・データメモリ、１５・・・・・・キューメモリ、
１６・・・・・・プロセッサユニット、１７・・・・・
・タイミングデータジェネレータ。 代理人　弁理士　　内　厘　　　晋 峯１別 菫２別 宅４回 手続補正書（自発） 昭和　　年６１．ｐ、−２日 特許庁長官　殿　　　　　　　　　　１爲１１、事件の
表示　　昭和６０年　　特許願　第０４２１９１号２、
発明の名称 データフロー処理装置 ３、補正をする者 事件との関係　　　　　　　　出願人 （連絡先　日本電気株式会社特許部） ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容

Claims (1)

【特許請求の範囲】
1. データの行き先アドレスを貯えておくトランスファーテ
   ーブルメモリと、前記のアドレスでアクセスされ、命令
   を貯えておくパラメータテーブルメモリと、２項データ
   演算の片側の入力データを一時貯えておくデータメモリ
   と、前記データメモリからのデータの待ち合せを行うキ
   ューメモリと、前記キューメモリ出力に対して２項演算
   または単項演算を行い、前記トランスファーテーブルメ
   モリへ出力するプロセッサユニットと、これらを接続す
   るリング状のパイプラインバスと、前記パイプラインバ
   スと外部バスとの間のデータの入出力をコントロールす
   るバスインターフェースと、設定時間間隔で前記パイプ
   ラインバスによって転送されるデータの間にタイミング
   データを割り込ませるタイミングデータジェネレータと
   を備え、初期設定時に前記パラメータテーブルメモリに
   任意に設定された命令に従って前記プロセッサユニット
   を動作させることを特徴とするデータフロー処理装置。