JPS63136232A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63136232A JPS63136232A JP28448186A JP28448186A JPS63136232A JP S63136232 A JPS63136232 A JP S63136232A JP 28448186 A JP28448186 A JP 28448186A JP 28448186 A JP28448186 A JP 28448186A JP S63136232 A JPS63136232 A JP S63136232A
- Authority
- JP
- Japan
- Prior art keywords
- data
- program storage
- data packet
- information
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、一般の数置、論理演算処理のように２つで一
組のデータを用いて演算処理を行う命令を含むプログラ
ムを実行する情報処理装置に関する０ 〈従来の技術〉 第２図に従来の情報処理装置のブロック図を示す。また
、第３図に同装置に於けるデータパケットのフィールド
構成を示す。
組のデータを用いて演算処理を行う命令を含むプログラ
ムを実行する情報処理装置に関する０ 〈従来の技術〉 第２図に従来の情報処理装置のブロック図を示す。また
、第３図に同装置に於けるデータパケットのフィールド
構成を示す。
図に於いて、１はデータフロープログラムを記憶し、入
力データパケットの行き先フィールドの内容（行き光情
報）をアドレスとして、行き光情報及び命令情報を読み
出し、該各情報を上記入力データパケットの行き先フィ
ールド及び命令フィールドに格納して出力するプログラ
ム記憶部である。２はプログラム記憶部１より入力され
るデータパケットの待ち合わせ（行き光情報が一致する
２つのデータパケットの検出）を行い、該行き光情報が
一致する２つのデータパケットの内の一方のデータパケ
ットのオペランドデータ（データ１フイールドの内容）
を他方のデータパケットのデータ２フイールドに格納し
て出力する対データ検出部である。なお、このとき上記
一方のデータパケットは消滅する。３は対データ検出部
２より入力されるデータパケットの命令情報を解読し、
その２つのオペランドデータに対して所定の演算処理を
施し、その結果を入力データパケットのデータ１フイー
ルドに格納して上記プログラム記憶部ｔ部１に出力する
演算処理部である。なお、４はプログラム記憶部１と対
データ検出部２とをつなぐ経路である。ここで経路４が
分岐しているのは、第４図に示すように、演算に対して
左右２つの入力を模式的に表わすためである。また、５
は対データ検出部２と演算処理部３とをつなぐ経路であ
る。
力データパケットの行き先フィールドの内容（行き光情
報）をアドレスとして、行き光情報及び命令情報を読み
出し、該各情報を上記入力データパケットの行き先フィ
ールド及び命令フィールドに格納して出力するプログラ
ム記憶部である。２はプログラム記憶部１より入力され
るデータパケットの待ち合わせ（行き光情報が一致する
２つのデータパケットの検出）を行い、該行き光情報が
一致する２つのデータパケットの内の一方のデータパケ
ットのオペランドデータ（データ１フイールドの内容）
を他方のデータパケットのデータ２フイールドに格納し
て出力する対データ検出部である。なお、このとき上記
一方のデータパケットは消滅する。３は対データ検出部
２より入力されるデータパケットの命令情報を解読し、
その２つのオペランドデータに対して所定の演算処理を
施し、その結果を入力データパケットのデータ１フイー
ルドに格納して上記プログラム記憶部ｔ部１に出力する
演算処理部である。なお、４はプログラム記憶部１と対
データ検出部２とをつなぐ経路である。ここで経路４が
分岐しているのは、第４図に示すように、演算に対して
左右２つの入力を模式的に表わすためである。また、５
は対データ検出部２と演算処理部３とをつなぐ経路であ
る。
さらに、６は演算処理部３とプログラム記憶部１とをつ
なぐ経路である。
なぐ経路である。
データパケットがプログラム記憶部１一対データ検出部
２−演算処理部３−プログラム記憶部１−・・・と回り
続けることにより、プログラム記憶部１に記憶されたプ
ログラムに基づく演算処理が進行する。
２−演算処理部３−プログラム記憶部１−・・・と回り
続けることにより、プログラム記憶部１に記憶されたプ
ログラムに基づく演算処理が進行する。
今、第５図に示すプログラムを実行する場合を考える。
これは、１１と１２に２つの演算を並列に置いた並列処
理プログラムの一例である。まず１０に入ったデータは
１１と１２という２つの演算に進む必要がある。そのた
めにデータのコピーを行わなければならない。すなわち
、この場合のデータは処理装置の外部からではなく、内
部で作られることになる。具体的にはコピー処理はプロ
グラム記憶部１に於て行われる〇 第６図はプログラム記憶部に於ける記憶内容の一部を示
す図である。
理プログラムの一例である。まず１０に入ったデータは
１１と１２という２つの演算に進む必要がある。そのた
めにデータのコピーを行わなければならない。すなわち
、この場合のデータは処理装置の外部からではなく、内
部で作られることになる。具体的にはコピー処理はプロ
グラム記憶部１に於て行われる〇 第６図はプログラム記憶部に於ける記憶内容の一部を示
す図である。
行き光情報と命令情報の池にコピー有／無情報が記憶さ
れている。入力データパケットの行き光情報に基づきア
ドレス指定された部分の内容が先ず読み出される。この
とき、コピー有／無情報が「無」であれば、行き先フィ
ールド及び命令フィールドの内容が更新されたデータパ
ケットが出力されて処理は終了する〇一方、コピー有／
無情報が「有」であれば、行き先フィールド及び命令フ
ィールドの内容が更新されたデータパケットが出力され
ると共に、続いて記憶されている行き光情報、命令情報
及びコピー有／無情報が読み出される。このコピー有／
無情報が「無」であれば、データ１フイールドの内容は
入力データパケットと同一で、行き先フィールド及び命
令フィールドには今読み出された各情報が格納されたデ
ータパケットが出力されて処理は終了する。すなわち、
コピー処理が実行される。コピー有／無情報が「有」で
あれば更に続けてコピー処理が行われる。
れている。入力データパケットの行き光情報に基づきア
ドレス指定された部分の内容が先ず読み出される。この
とき、コピー有／無情報が「無」であれば、行き先フィ
ールド及び命令フィールドの内容が更新されたデータパ
ケットが出力されて処理は終了する〇一方、コピー有／
無情報が「有」であれば、行き先フィールド及び命令フ
ィールドの内容が更新されたデータパケットが出力され
ると共に、続いて記憶されている行き光情報、命令情報
及びコピー有／無情報が読み出される。このコピー有／
無情報が「無」であれば、データ１フイールドの内容は
入力データパケットと同一で、行き先フィールド及び命
令フィールドには今読み出された各情報が格納されたデ
ータパケットが出力されて処理は終了する。すなわち、
コピー処理が実行される。コピー有／無情報が「有」で
あれば更に続けてコピー処理が行われる。
〈発明が解決しようとする問題点〉
データコピーが１度行われる（２コピー命令が実行され
る）とすると、プログラム記憶部１に対する入力経路６
と出力経路４の流量比は必ず１対２になる。したがって
、仮に経路４が最大性能で動作しても、対データ検出部
２は２つのデータパケットの入力に対して１つのデータ
パケットを出力するものであるため、経路５以降は最大
性能の半分の流量しか保証されない。第７図に、その流
量を示す。
る）とすると、プログラム記憶部１に対する入力経路６
と出力経路４の流量比は必ず１対２になる。したがって
、仮に経路４が最大性能で動作しても、対データ検出部
２は２つのデータパケットの入力に対して１つのデータ
パケットを出力するものであるため、経路５以降は最大
性能の半分の流量しか保証されない。第７図に、その流
量を示す。
このように経路５と６は最大性能の２分の１でしか動作
しない。そのために演算処理部３の性能も２分の１しか
出ないことになり、情報処理装置の性能を阻害する結果
となっている。
しない。そのために演算処理部３の性能も２分の１しか
出ないことになり、情報処理装置の性能を阻害する結果
となっている。
本発明は従来装置に於ける上記問題点を解決することを
目的としているものである〇 く問題点を解決するだめの手段〉 プログラム記憶部を複数個設け、演算処理部より出力さ
れるデータパケットを上記複数個のプログラム記憶部に
振り分けて入力させると共に、各プログラム記憶部と対
データ検出部との間を個別に結ぶ複数の経路を設ける。
目的としているものである〇 く問題点を解決するだめの手段〉 プログラム記憶部を複数個設け、演算処理部より出力さ
れるデータパケットを上記複数個のプログラム記憶部に
振り分けて入力させると共に、各プログラム記憶部と対
データ検出部との間を個別に結ぶ複数の経路を設ける。
〈実施例〉
以下、実施例に基づいて本発明の詳細な説明する０
第１図は本発明の一実施例のブロック図である。
本実施例は２個のプログラム記憶部を設けたものである
。すなわち、プログラム記憶部を２重化したものである
。
。すなわち、プログラム記憶部を２重化したものである
。
図に於いて、２１及び２２はプログラム記憶部、２３は
対データ検出部、２４は演算処理部である。
対データ検出部、２４は演算処理部である。
これら各部の機能は従来装置と全く同一である。
すなわち、本装置の特徴として、各機能部の内部に特別
な機能の追加を要しない点が挙げられる。
な機能の追加を要しない点が挙げられる。
また、データパケットのフィールド構成も従来装置と全
く同一である。
く同一である。
２５は演算処理部２４より出力されたデータパケットを
２個のプログラム記憶部２１．２２に振り分けるための
振り分け部である。その構成を第８図に示す。図に於い
て、２５１は分岐制御部、２５２は分岐部であり、分岐
制御部２５１はデータパケット入力毎に分岐部２５２に
出力経路切換え信号を出力する。これにより、一番目の
データパケットは上側の出力経路に、二番目のデータパ
ケットは下側の出力、経路に、三番目のデータパケット
は上側の出力経路に、・・・という様に交互出力が行わ
れる。
２個のプログラム記憶部２１．２２に振り分けるための
振り分け部である。その構成を第８図に示す。図に於い
て、２５１は分岐制御部、２５２は分岐部であり、分岐
制御部２５１はデータパケット入力毎に分岐部２５２に
出力経路切換え信号を出力する。これにより、一番目の
データパケットは上側の出力経路に、二番目のデータパ
ケットは下側の出力、経路に、三番目のデータパケット
は上側の出力経路に、・・・という様に交互出力が行わ
れる。
２６はプログラム記憶部２１と対データ検出部２３とを
つなぐ経路、２７はプログラム記憶部２２と対データ検
出部２３とをつなぐ経路である。また、２８は対データ
検出部２３と演算処理部２４とをつなぐ経路である。さ
ら（（，２９は演算処理部２４と振り分け部２５とをつ
なぐ経路、３０は振り分け部２５とプログラム記憶部２
１とをつなぐ経路、３１は振り分け部２５とプログラム
記憶部２２とをつなぐ経路である。
つなぐ経路、２７はプログラム記憶部２２と対データ検
出部２３とをつなぐ経路である。また、２８は対データ
検出部２３と演算処理部２４とをつなぐ経路である。さ
ら（（，２９は演算処理部２４と振り分け部２５とをつ
なぐ経路、３０は振り分け部２５とプログラム記憶部２
１とをつなぐ経路、３１は振り分け部２５とプログラム
記憶部２２とをつなぐ経路である。
本装置に於いては、プログラム記憶部２１．２２への入
力を振り分け部２５が振り分けているため、プログラム
記憶部２１．２２ともに最高性能の２分の１の割合で入
力が入る。ここで、第９図の並列処理プログラムを実行
した場合、４０のデータコピーをプログラム記憶部２１
が、また４１のデータコピーをプログラム記憶部２２が
行うなら、経路２６．２７はそれぞれ流−量が１になる
。したがって、対データ検出部２３は２人力のそれぞれ
から流量１の入力を受は取るため、出力経路２８で流量
１が達成できる。すなわち、経路２９まで最高性能の流
量が確保される。第１０図に流量を示す。
力を振り分け部２５が振り分けているため、プログラム
記憶部２１．２２ともに最高性能の２分の１の割合で入
力が入る。ここで、第９図の並列処理プログラムを実行
した場合、４０のデータコピーをプログラム記憶部２１
が、また４１のデータコピーをプログラム記憶部２２が
行うなら、経路２６．２７はそれぞれ流−量が１になる
。したがって、対データ検出部２３は２人力のそれぞれ
から流量１の入力を受は取るため、出力経路２８で流量
１が達成できる。すなわち、経路２９まで最高性能の流
量が確保される。第１０図に流量を示す。
したがって、演算処理部での性能を１００％まで高める
ことができ、従来装置に比べて並列処理の効果が２倍現
われる。
ことができ、従来装置に比べて並列処理の効果が２倍現
われる。
以上で第１の実施例の説明を終わる。
次に、本発明の第２の実施例について説明する。
第１１図は第２の実施例のブロック図である。
また、同装置に於けるデータパケットのフィールド構成
を第１２図に示す０ 本実施例は３個のプログラム記３億部を設ける構成とし
たものであり、第１３図に示すような３コピー命令を含
むプログラムの実行時に於いても演算処理部での性能低
下が生じないものである。
を第１２図に示す０ 本実施例は３個のプログラム記３億部を設ける構成とし
たものであり、第１３図に示すような３コピー命令を含
むプログラムの実行時に於いても演算処理部での性能低
下が生じないものである。
図に於いて、５１．５２及び５３はプログラム記憶部で
ある。
ある。
プログラム記憶部に於ける記憶内容の一部を第１４図に
示す。
示す。
プログラム記憶部５１．５２及び５３はデータフロープ
ログラムを記憶し、入力データパケットの行き先フィー
ルドの内容（行き光情報＞１アドレスとして、行き光情
報、命令情報及びタグ情報を読み出し、該各情報を上記
入力データパケットの行き先フィールド、命令フィール
ド及びタグフィールドに格納して出力する。タグ情報に
ついては後述する。
ログラムを記憶し、入力データパケットの行き先フィー
ルドの内容（行き光情報＞１アドレスとして、行き光情
報、命令情報及びタグ情報を読み出し、該各情報を上記
入力データパケットの行き先フィールド、命令フィール
ド及びタグフィールドに格納して出力する。タグ情報に
ついては後述する。
５４はプログラム記憶部５１．５２．５３より入力され
るデータパケットの待ち合わせを行い、行き光情報が一
致する２つのデータパケットの内の一方のデータパケッ
トのオペランドデータ（デ−タ１フィールドの内容）を
他方のデータパケットのデータ２フイールドに格納して
出力する対データ検出部である。なお、このとき上記一
方のデータパケットは消滅する。対データ検出部５４は
！ｇ１対データ検出部５４１と第２対データ検出部５４
２、更にデータパケット分岐部５４３及びデータパケッ
ト合流部５４４を含む。上記タグ情報は、当該データパ
ケットが上記第１対データ検出部５４１と第２対データ
検出部５４２の何九で待ち合わせが行われるべきもので
あるかを示す情報である。「０」であれば第１対データ
検出部５４１で待ち合わせが行われ、「１」であれば第
２対データ検出部５４２で待ち合わせが行われる。
るデータパケットの待ち合わせを行い、行き光情報が一
致する２つのデータパケットの内の一方のデータパケッ
トのオペランドデータ（デ−タ１フィールドの内容）を
他方のデータパケットのデータ２フイールドに格納して
出力する対データ検出部である。なお、このとき上記一
方のデータパケットは消滅する。対データ検出部５４は
！ｇ１対データ検出部５４１と第２対データ検出部５４
２、更にデータパケット分岐部５４３及びデータパケッ
ト合流部５４４を含む。上記タグ情報は、当該データパ
ケットが上記第１対データ検出部５４１と第２対データ
検出部５４２の何九で待ち合わせが行われるべきもので
あるかを示す情報である。「０」であれば第１対データ
検出部５４１で待ち合わせが行われ、「１」であれば第
２対データ検出部５４２で待ち合わせが行われる。
データパケット分岐部５４３の構成を第１５図に示す。
分岐制御部５４５は入力データパケットのタグ情報が「
０」のとき分岐部５４６に分岐信号を出力する。これに
より入力データパケットは合流部５４４に入力される。
０」のとき分岐部５４６に分岐信号を出力する。これに
より入力データパケットは合流部５４４に入力される。
タグ情報が「１」のとき分岐信号は出力されず、データ
パケットは第２対データ検出部５４２に入力される。
パケットは第２対データ検出部５４２に入力される。
データパケット合流部５４４の構成を第１６図に示す。
空き判定部５４７によって空きがあることが検出された
とき合流部５４８が動作してデータパケット分岐部５４
３より入力されたデータパケットの合流が行われる。
とき合流部５４８が動作してデータパケット分岐部５４
３より入力されたデータパケットの合流が行われる。
第１対データ検出部５４１は入力データパケットのタグ
情報に応じて、それが「０」のときは対検出に進１せ、
］°１」のときは単に通過させる。
情報に応じて、それが「０」のときは対検出に進１せ、
］°１」のときは単に通過させる。
また、第２対データ検出部５４２は入力データパケット
のタグ情報に応じて、それが「０」のときは単に通過さ
せ、「１」のときは対検出に進ませる０ ５５は対データ検出部５４より入力されるデータパケッ
トの命令情報を解読し、その２つのオペランドデータに
対して所定の演算処理を施し、その結果を入力データパ
ケットのデータ１フイールドに格納して出力する演算処
理部である。
のタグ情報に応じて、それが「０」のときは単に通過さ
せ、「１」のときは対検出に進ませる０ ５５は対データ検出部５４より入力されるデータパケッ
トの命令情報を解読し、その２つのオペランドデータに
対して所定の演算処理を施し、その結果を入力データパ
ケットのデータ１フイールドに格納して出力する演算処
理部である。
５６は演算処理部５５より出力されたデータパケットを
３個のプログラム記憶部５１．５２．５３に振り分ける
ための振り分け部である。その構成を第１７図に示す。
３個のプログラム記憶部５１．５２．５３に振り分ける
ための振り分け部である。その構成を第１７図に示す。
分岐制御部５６１はデータパケット入力毎に分岐部５６
２に出力経路切換え信号を出力する。これにより、一番
目のデータパケットは上の出力経路に、二番目のデータ
パケットは中の出力経路に、三番目のデータパケットは
下の出力経路に、四番目のデータパケットは上の出力経
路に、・・・という様に切換え出力が行われる０５７は
プログラム記憶部５１と対データ検出部５４とをつなぐ
経路、５８はプログラム記憶部５２と対データ検出部５
４とをつなぐ経路、５９はプログラム記憶部５３と対デ
ータ検出部５４とをつなぐ経路である。また、６０は対
データ検出部５４と演算処理部５５とをつなぐ経路であ
る。さらに、６１（は演算処理部５５と撮り分け部５６
とをつなぐ経路、６２．６３及び６４は、それぞれ、振
り分け部５６と、プログラム記憶部５１、プログラム記
憶部５２及びプログラム記憶部５３とをつなぐ経路であ
る。
２に出力経路切換え信号を出力する。これにより、一番
目のデータパケットは上の出力経路に、二番目のデータ
パケットは中の出力経路に、三番目のデータパケットは
下の出力経路に、四番目のデータパケットは上の出力経
路に、・・・という様に切換え出力が行われる０５７は
プログラム記憶部５１と対データ検出部５４とをつなぐ
経路、５８はプログラム記憶部５２と対データ検出部５
４とをつなぐ経路、５９はプログラム記憶部５３と対デ
ータ検出部５４とをつなぐ経路である。また、６０は対
データ検出部５４と演算処理部５５とをつなぐ経路であ
る。さらに、６１（は演算処理部５５と撮り分け部５６
とをつなぐ経路、６２．６３及び６４は、それぞれ、振
り分け部５６と、プログラム記憶部５１、プログラム記
憶部５２及びプログラム記憶部５３とをつなぐ経路であ
る。
同様の考え方により、プログラム記憶部の個数を更に増
加させた情報処理装置を構成することも可能である〇 〈発明の効果〉 以上詳細に説明したように本発明によれば、演算処理部
の性能が阻害されず、従来に比して性能を向上させるこ
とができる極めて有用な情報処理装置を得ることができ
るものである。
加させた情報処理装置を構成することも可能である〇 〈発明の効果〉 以上詳細に説明したように本発明によれば、演算処理部
の性能が阻害されず、従来に比して性能を向上させるこ
とができる極めて有用な情報処理装置を得ることができ
るものである。
第１図は本発明の第１の実施例のブロック図、第２図は
従来の情報処理装置のブロック図、第３図は同装置に於
けるデータパケットのフィールド構成図、第４図は「＋
」を行う２人力１出力のプログラムを示す図、第５図は
並列にいくつかの演算が書かれたプログラムの一部を示
す図、第６図は上記従来装置を構成するプログラム記憶
部に於ける記憶内容の一部を示す図、第７図は同装置を
構成する各経路の流量を示す図、第８図は上記本発明の
第１の実施例を構成する振り分け部のブロック図、第９
図屯は並列に演算のあるプログラムの一例を示す図、第
１０図は上記第１の実施例を構成する各経路の流量を示
す図、第１１図は本発明の第２の実施例のブロック図、
第１２図は同実施例に於けるデータパケットのフィール
ド構成図、第１３図は並列に演算のあるプログラムの一
例を示す図、第１４図は上記第２の実施例を構成するプ
ログラム記憶部に於ける記憶内容の一部を示す図、第１
５図は同実施例を構成する対データ検出部内部に設けら
れるデータパケット分岐部のブロック図、第１６図は同
データパケット合流部のブロック図、第１７図は同実施
例を構成する振り分け部のブロック図である。 符号の説明 ２１．２２ニブログラム記憶部、 ２３：対データ検出
部、 ２４：演算処理部、 ２５：振り分け部、
２＋３．２７，２８，２９，３０，３１：経路、 ５１
．５２，５３ニブログラム記憶部、５４：対データ検出
部、 ５５；演算処理部、５６：振り分け部、 ５７
，５８，５９，６０゜６１．６２，６３，６４：経路。 代理人 弁理士 杉 山 毅 至（他１名）乏９
。４ 第１ｒｊＡ 第２ 図 ＄３ 図 第５ 図 第６ 図 第７ 図 第８ 図 第９１ｊＡ 第１１ 図 第１４図
従来の情報処理装置のブロック図、第３図は同装置に於
けるデータパケットのフィールド構成図、第４図は「＋
」を行う２人力１出力のプログラムを示す図、第５図は
並列にいくつかの演算が書かれたプログラムの一部を示
す図、第６図は上記従来装置を構成するプログラム記憶
部に於ける記憶内容の一部を示す図、第７図は同装置を
構成する各経路の流量を示す図、第８図は上記本発明の
第１の実施例を構成する振り分け部のブロック図、第９
図屯は並列に演算のあるプログラムの一例を示す図、第
１０図は上記第１の実施例を構成する各経路の流量を示
す図、第１１図は本発明の第２の実施例のブロック図、
第１２図は同実施例に於けるデータパケットのフィール
ド構成図、第１３図は並列に演算のあるプログラムの一
例を示す図、第１４図は上記第２の実施例を構成するプ
ログラム記憶部に於ける記憶内容の一部を示す図、第１
５図は同実施例を構成する対データ検出部内部に設けら
れるデータパケット分岐部のブロック図、第１６図は同
データパケット合流部のブロック図、第１７図は同実施
例を構成する振り分け部のブロック図である。 符号の説明 ２１．２２ニブログラム記憶部、 ２３：対データ検出
部、 ２４：演算処理部、 ２５：振り分け部、
２＋３．２７，２８，２９，３０，３１：経路、 ５１
．５２，５３ニブログラム記憶部、５４：対データ検出
部、 ５５；演算処理部、５６：振り分け部、 ５７
，５８，５９，６０゜６１．６２，６３，６４：経路。 代理人 弁理士 杉 山 毅 至（他１名）乏９
。４ 第１ｒｊＡ 第２ 図 ＄３ 図 第５ 図 第６ 図 第７ 図 第８ 図 第９１ｊＡ 第１１ 図 第１４図
Claims (1)
- 【特許請求の範囲】 １、データフロープログラムを記憶し、入力データパケ
ットの行き先フィールドの内容（行き光情報）をアドレ
スとして、行き光情報及び命令情報を読み出し、該各情
報を上記入力データパケットの行き先フィールド及び命
令フィールドに格納して出力するプログラム記憶部と、
該プログラム記憶部より入力されるデータパケットの待
ち合わせを行い、行き光情報が一致する２つのデータパ
ケットの内の一方のデータパケットのオペランドデータ
を他方のデータパケットのデータフィールドに格納して
出力する対データ検出部と、該対データ検出部より入力
されるデータパケットの命令情報を解読し、その２つの
オペランドデータに対して所定の演算処理を施し、その
結果を入力データパケットのデータフィールドに格納し
て上記プログラム記憶部に出力する演算処理部とを有す
る情報処理装置であって、上記プログラム記憶部がコピ
ー機能、すなわち入力データパケットとオペランドデー
タが同一である１以上のデータパケットを作成、出力す
る機能を有する情報処理装置に於いて、複数（Ｎ）個の
上記プログラム記憶部と、 上記演算処理部より出力されるデータパケットを上記複
数個のプログラム記憶部に振り分けて入力させる振り分
け手段と、 上記各プログラム記憶部と上記対データ検出部との間を
結ぶ複数（Ｎ）個の経路とを設けたことを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284481A JPH0632058B2 (ja) | 1986-11-28 | 1986-11-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61284481A JPH0632058B2 (ja) | 1986-11-28 | 1986-11-28 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63136232A true JPS63136232A (ja) | 1988-06-08 |
| JPH0632058B2 JPH0632058B2 (ja) | 1994-04-27 |
Family
ID=17679077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61284481A Expired - Lifetime JPH0632058B2 (ja) | 1986-11-28 | 1986-11-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632058B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211127A (ja) * | 1988-02-19 | 1989-08-24 | Sanyo Electric Co Ltd | データ駆動型データ処理装置 |
| JPH0471085A (ja) * | 1990-07-11 | 1992-03-05 | Sharp Corp | データフロー型情報処理装置 |
| US20120237345A1 (en) * | 2011-03-17 | 2012-09-20 | Kabushiki Kaisha Toyota Jidoshokki | Cooling structure for bearing housing of turbocharger |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143641A (en) * | 1981-03-03 | 1982-09-04 | Nippon Telegr & Teleph Corp <Ntt> | Information processing device |
| JPS61201338A (ja) * | 1985-03-04 | 1986-09-06 | Nec Corp | デ−タフロ−処理装置 |
-
1986
- 1986-11-28 JP JP61284481A patent/JPH0632058B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143641A (en) * | 1981-03-03 | 1982-09-04 | Nippon Telegr & Teleph Corp <Ntt> | Information processing device |
| JPS61201338A (ja) * | 1985-03-04 | 1986-09-06 | Nec Corp | デ−タフロ−処理装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01211127A (ja) * | 1988-02-19 | 1989-08-24 | Sanyo Electric Co Ltd | データ駆動型データ処理装置 |
| JPH0471085A (ja) * | 1990-07-11 | 1992-03-05 | Sharp Corp | データフロー型情報処理装置 |
| US20120237345A1 (en) * | 2011-03-17 | 2012-09-20 | Kabushiki Kaisha Toyota Jidoshokki | Cooling structure for bearing housing of turbocharger |
| US9080462B2 (en) * | 2011-03-17 | 2015-07-14 | Kabushiki Kaisha Toyota Jidoshokki | Cooling structure for bearing housing of turbocharger |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0632058B2 (ja) | 1994-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943916A (en) | Information processing apparatus for a data flow computer | |
| JPH0463430B2 (ja) | ||
| JPH01175634A (ja) | データ処理装置 | |
| JP2568452B2 (ja) | データフロー型情報処理装置 | |
| JP2632074B2 (ja) | データフロー型情報処理装置 | |
| JPH0632058B2 (ja) | 情報処理装置 | |
| JPS6265133A (ja) | 命令先取り装置 | |
| JP2745250B2 (ja) | データフロー型情報処理装置 | |
| JPS63266545A (ja) | 情報処理装置 | |
| JPH01195538A (ja) | データフロー型情報処理装置 | |
| JPH06101046B2 (ja) | データフロー型情報処理装置 | |
| JPS6314243A (ja) | 演算処理装置 | |
| JP3601758B2 (ja) | 情報処理装置及びその処理方法 | |
| JPS61201326A (ja) | 情報処理装置 | |
| JPH03172932A (ja) | データ処理装置 | |
| JPH05314284A (ja) | データ駆動型プロセッサの接続方法 | |
| JPH05174167A (ja) | データフロープログラムの実行制御方法 | |
| JPH04130567A (ja) | データ処理装置 | |
| JPH0365775A (ja) | 対データ検出回路およびデータフローコンピュータにおけるコピー方法 | |
| JPH03119472A (ja) | ベクトルレジスタ割付け方式 | |
| JPH01194052A (ja) | ディジタル信号処理プロセッサのデータ入出力回路 | |
| JPH0740258B2 (ja) | データフロー型情報処理装置 | |
| JPH01149132A (ja) | 並列データ処理制御方法 | |
| JPS6388640A (ja) | マイクロ命令制御装置 | |
| JPH0383185A (ja) | データ駆動形プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |