JPS6120153B2 - - Google Patents
Info
- Publication number
- JPS6120153B2 JPS6120153B2 JP53110157A JP11015778A JPS6120153B2 JP S6120153 B2 JPS6120153 B2 JP S6120153B2 JP 53110157 A JP53110157 A JP 53110157A JP 11015778 A JP11015778 A JP 11015778A JP S6120153 B2 JPS6120153 B2 JP S6120153B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- gate
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に二重ゲート構造の
CCD等を用いて有用な半導体装置の製造方法に
関する。
CCD等を用いて有用な半導体装置の製造方法に
関する。
第１図に現存の二重ゲート構造のCCDの製造
工程を示す。まず半導体基板、例えば比抵抗10Ω
cmのｎ型シリコン基板１表面に比較的膜厚大なる
熱酸化膜２を形成する（Ａ図）。次にこの基板１
の両端部に送受信領域を構成するＰ型領域３，４
を形成すると共に、この両域３，４間に存在する
熱酸化膜２を除去する（Ｂ図）。次に露出された
Ｐ型領域３，４間に新たに薄い熱酸化膜から成る
第１ゲート膜５を形成し（Ｃ図）、この第１ゲー
ト膜５上に第１の転送電極６，６……を所定間隔
を設けて配置する（Ｄ図）。この転送電極６，６
……としては多結晶シリコン、或いはモリブデ
ン、タングステン等の高融点金属が用いられる。
次に転送電極６，６……を覆う如く酸化膜から成
る第２ゲート膜７を設ける（Ｅ図）。次にこのゲ
ート膜７上で第１の転送電極６，６……の間隔位
置に多結晶シリコン或いはアルミニウムなどから
成る第２の転送電極８，８……を設ける（Ｆ
図）。最後に上記Ｐ型領域３，４を露出して電極
９，９を設けて二重ゲート構造のCCDを完成す
る（Ｇ図）。
工程を示す。まず半導体基板、例えば比抵抗10Ω
cmのｎ型シリコン基板１表面に比較的膜厚大なる
熱酸化膜２を形成する（Ａ図）。次にこの基板１
の両端部に送受信領域を構成するＰ型領域３，４
を形成すると共に、この両域３，４間に存在する
熱酸化膜２を除去する（Ｂ図）。次に露出された
Ｐ型領域３，４間に新たに薄い熱酸化膜から成る
第１ゲート膜５を形成し（Ｃ図）、この第１ゲー
ト膜５上に第１の転送電極６，６……を所定間隔
を設けて配置する（Ｄ図）。この転送電極６，６
……としては多結晶シリコン、或いはモリブデ
ン、タングステン等の高融点金属が用いられる。
次に転送電極６，６……を覆う如く酸化膜から成
る第２ゲート膜７を設ける（Ｅ図）。次にこのゲ
ート膜７上で第１の転送電極６，６……の間隔位
置に多結晶シリコン或いはアルミニウムなどから
成る第２の転送電極８，８……を設ける（Ｆ
図）。最後に上記Ｐ型領域３，４を露出して電極
９，９を設けて二重ゲート構造のCCDを完成す
る（Ｇ図）。
而して一方のＰ型領域１３から基板１１表面に
所定の重荷を注入し、その注入電荷を二重構造の
ゲート１６，１６……、１８，１８……へ供給さ
れる二相転送パルスに依つて他方のＰ型領域１４
側へ順次転送され、最終的にこの領域１４で転送
信号を受信する。
所定の重荷を注入し、その注入電荷を二重構造の
ゲート１６，１６……、１８，１８……へ供給さ
れる二相転送パルスに依つて他方のＰ型領域１４
側へ順次転送され、最終的にこの領域１４で転送
信号を受信する。
このように完成されたCCDには次のような問
題点を含んでいる。第１の転送電極６，６……と
して多結晶シリコンを用いると、基板１を単に熱
酸化雰意気中に置くだけで安定した酸化膜から成
る第２ゲート膜７を得る事が出来る反面、多結晶
シリコンの比抵抗を10Ωcm以下にする事は難しい
為、配線抵抗が問題となり、高速動作に対応し得
ない。一方、この第１の転送電極６，６……とし
てモリブテン等の高融点金属を用いると、その比
抵抗は低いので、高速動作を行わしめる事が出来
るが、第２ゲート膜７を熱酸化法に依つて得るこ
とは出来ない。その結果CVDに依つて酸化膜を
作らなければならないが、CVDに依る酸化膜に
は未反応シリコンがその酸化膜内に多く含まれる
事から立ち上り電圧が不安定になる欠点が存在す
る。
題点を含んでいる。第１の転送電極６，６……と
して多結晶シリコンを用いると、基板１を単に熱
酸化雰意気中に置くだけで安定した酸化膜から成
る第２ゲート膜７を得る事が出来る反面、多結晶
シリコンの比抵抗を10Ωcm以下にする事は難しい
為、配線抵抗が問題となり、高速動作に対応し得
ない。一方、この第１の転送電極６，６……とし
てモリブテン等の高融点金属を用いると、その比
抵抗は低いので、高速動作を行わしめる事が出来
るが、第２ゲート膜７を熱酸化法に依つて得るこ
とは出来ない。その結果CVDに依つて酸化膜を
作らなければならないが、CVDに依る酸化膜に
は未反応シリコンがその酸化膜内に多く含まれる
事から立ち上り電圧が不安定になる欠点が存在す
る。
本発明はこのような問題点に鑑みて為されたも
のであつて以下に第２図を参照しつつ詳述する。
のであつて以下に第２図を参照しつつ詳述する。
本発明の初期工程は即ち、Ｎ型シリコン基板１
１表面に酸化膜１２を形成する第１の工程（Ａ
図）、基板１１両端部にＰ型領域１３，１４を形
成すると共にこの両領域１３，１４間の酸化膜１
２を除去する第２工程（Ｂ図）、この酸化膜１２
を除去した箇所に新たな酸化膜から成る第１ゲー
ト膜１５を形成する第３工程（Ｃ図）は第１図に
示した従来工程と同じである。
１表面に酸化膜１２を形成する第１の工程（Ａ
図）、基板１１両端部にＰ型領域１３，１４を形
成すると共にこの両領域１３，１４間の酸化膜１
２を除去する第２工程（Ｂ図）、この酸化膜１２
を除去した箇所に新たな酸化膜から成る第１ゲー
ト膜１５を形成する第３工程（Ｃ図）は第１図に
示した従来工程と同じである。
本発明の特徴とするところはこれ以後の工程に
ある。即ち第１ゲート膜１５上にモリブデン、タ
ングステン等の高融点金属から成る第１の転送電
極１６，１６……を所定間隔を設けて配置する
（Ｄ図）。
ある。即ち第１ゲート膜１５上にモリブデン、タ
ングステン等の高融点金属から成る第１の転送電
極１６，１６……を所定間隔を設けて配置する
（Ｄ図）。
次に少なくともこの第１の転送電極１６，１６
……を覆う如く基板全面に多結晶シリコン膜２０
を被着する（Ｅ図）。この多結晶シリコン膜２０
の膜厚は約3000Åである。次にこの基板１１を酸
化雰囲気、例えば約1000℃の湿酸素雰囲気中に１
時間程度挿入する事に依つてこの多結晶シリコン
膜２０は全て酸化され、約5000Åの厚みの熱酸化
膜から成る第２ゲート膜１７が形成される（Ｆ
図）。その後この第２ゲート膜１７上で第１の転
送電極１６，１６……の間隔位置にアルミニウム
等から成る第２の転送電極１８，１８……を形成
し（Ｇ図）、最後にＰ型領域１３，１４に電極１
９，１９を設けて二重ゲート構造のCCDを完成
する（Ｈ図）。
……を覆う如く基板全面に多結晶シリコン膜２０
を被着する（Ｅ図）。この多結晶シリコン膜２０
の膜厚は約3000Åである。次にこの基板１１を酸
化雰囲気、例えば約1000℃の湿酸素雰囲気中に１
時間程度挿入する事に依つてこの多結晶シリコン
膜２０は全て酸化され、約5000Åの厚みの熱酸化
膜から成る第２ゲート膜１７が形成される（Ｆ
図）。その後この第２ゲート膜１７上で第１の転
送電極１６，１６……の間隔位置にアルミニウム
等から成る第２の転送電極１８，１８……を形成
し（Ｇ図）、最後にＰ型領域１３，１４に電極１
９，１９を設けて二重ゲート構造のCCDを完成
する（Ｈ図）。
而して一方のＰ型領域１３から基板１１表面に
所定の電荷を注入し、その注入電荷を二重構造の
ゲート１６，１６……、１８，１８……へ供給さ
れる二相転送パルスに依つて他方のＰ型領域１４
側へ順次転送され、最終的にこの領域１４で転送
信号を受信する。
所定の電荷を注入し、その注入電荷を二重構造の
ゲート１６，１６……、１８，１８……へ供給さ
れる二相転送パルスに依つて他方のＰ型領域１４
側へ順次転送され、最終的にこの領域１４で転送
信号を受信する。
本発明は以上の設明から明らかな如く、高融点
金属膜上に多結晶シリコン層を形成し、該多結晶
シリコン膜を熱酸化する事に依つて熱酸化膜を高
融点金属上に得ているので、電極としての抵抗値
は低いものが得られる上に酸化膜中に未反応シリ
コンを含むような事もなく安定した半導体装置を
得ることが出来る。尚、本発明は特に多重ゲート
構造のCCDに応用した場合にその効果は顕著で
ある。
金属膜上に多結晶シリコン層を形成し、該多結晶
シリコン膜を熱酸化する事に依つて熱酸化膜を高
融点金属上に得ているので、電極としての抵抗値
は低いものが得られる上に酸化膜中に未反応シリ
コンを含むような事もなく安定した半導体装置を
得ることが出来る。尚、本発明は特に多重ゲート
構造のCCDに応用した場合にその効果は顕著で
ある。
第１図Ａ〜Ｇは従来の製造工程を示す要部の断
面図、第２図Ａ〜Ｈは本発明の製造工程を示す要
部の断面図であつて、１，１１は基板、５，１５
は第１ゲート膜、６，１６は第１の転送電極、
７，１７は第２ゲート膜、８，１８は第２の転送
電極、２０は多結晶シリコン膜、を夫々示してい
る。
面図、第２図Ａ〜Ｈは本発明の製造工程を示す要
部の断面図であつて、１，１１は基板、５，１５
は第１ゲート膜、６，１６は第１の転送電極、
７，１７は第２ゲート膜、８，１８は第２の転送
電極、２０は多結晶シリコン膜、を夫々示してい
る。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に第１のゲート膜を形成する工
程、 その後、該第１のゲート膜上に高融点金属膜か
らなる、第１の電極を設ける工程、 その後、少なくとも該第１の電極を覆う如く高
比抵抗の多結晶シリコン層を形成する工程、 その後、該多結晶シリコン層を熱酸化する事に
依つて酸化シリコン膜からなる第２のゲート膜を
形成する工程、 その後、該酸化シリコン膜表面に導電層からな
る第２の電極を設ける工程、 とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015778A JPS5536976A (en) | 1978-09-05 | 1978-09-05 | Production of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11015778A JPS5536976A (en) | 1978-09-05 | 1978-09-05 | Production of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5536976A JPS5536976A (en) | 1980-03-14 |
| JPS6120153B2 true JPS6120153B2 (ja) | 1986-05-21 |
Family
ID=14528489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11015778A Granted JPS5536976A (en) | 1978-09-05 | 1978-09-05 | Production of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5536976A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5749270A (en) * | 1980-09-09 | 1982-03-23 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| US4725872A (en) * | 1985-02-25 | 1988-02-16 | Tektronix, Inc. | Fast channel single phase buried channel CCD |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5389374A (en) * | 1977-01-18 | 1978-08-05 | Toshiba Corp | Production of semiconductor device |
-
1978
- 1978-09-05 JP JP11015778A patent/JPS5536976A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5536976A (en) | 1980-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716131A (en) | Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film | |
| JP2615390B2 (ja) | 炭化シリコン電界効果トランジスタの製造方法 | |
| JPS6128232B2 (ja) | ||
| JPH0640582B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| US4131909A (en) | Semiconductor integrated circuit isolated through dielectric material and a method for manufacturing the same | |
| JPS5946105B2 (ja) | バイポ−ラ型トランジスタ装置及びその製法 | |
| JPH06196703A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US4123300A (en) | Integrated circuit process utilizing lift-off techniques | |
| GB1524685A (en) | Charge-transfer devices | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| JPS6115591B2 (ja) | ||
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5940307B2 (ja) | 絶縁ゲ−ト形電界効果トランジスタの製法 | |
| GB1495377A (en) | Method of manufacturing a charge transfer device | |
| JPS6115592B2 (ja) | ||
| JPS60249356A (ja) | 半導体装置の製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6038026B2 (ja) | 半導体装置の製造方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH01255271A (ja) | 半導体集積回路装置 | |
| JPS6233468A (ja) | 耐放射線性の強化された半導体装置 | |
| JPS6190397A (ja) | 半導体記憶装置 | |
| JPH022643A (ja) | 電荷結合素子の製造方法 | |
| JPH01276668A (ja) | 半導体装置の製造方法 | |
| JPH0793352B2 (ja) | 半導体集積回路装置の製造方法 |