JPS61203670A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法Info
- Publication number
- JPS61203670A JPS61203670A JP60045131A JP4513185A JPS61203670A JP S61203670 A JPS61203670 A JP S61203670A JP 60045131 A JP60045131 A JP 60045131A JP 4513185 A JP4513185 A JP 4513185A JP S61203670 A JPS61203670 A JP S61203670A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- region
- well region
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は固体撮像装置の製造方法に関し、特に画像欠陥
の減少対策に改善を図ったものである。
の減少対策に改善を図ったものである。
従来、固体撮像装置例えば縦型オーバーフａ−ドレイン
構造を有するインターライン転送方式イメージセンサと
して第２図に示すものが知られている。
構造を有するインターライン転送方式イメージセンサと
して第２図に示すものが知られている。
図中の１は、Ｎ型のシリコン基板である。この基板ｌの
表面には、浅いＰウェル領域２ａと深いＰウェル領域２
ｂが形成されている。一方の浅いＰウェル領域２ａの表
面には、感光画素用の第１ＯＮ ＠３が形成されている
。他方の深いＰウェル領域２ｂの表面には、前記Ｎ 層
３からの信号電荷を読み出すための埋め込みチャネル用
の第２のＮ 層４及びチャ木ルストッパ用（画素分離用
）のＰ 領域５が形成されている。前記基板１上には絶
縁膜６が設けられ、この絶縁膜６の内部には第１１ｆｉ
の転送電極７ａ。
表面には、浅いＰウェル領域２ａと深いＰウェル領域２
ｂが形成されている。一方の浅いＰウェル領域２ａの表
面には、感光画素用の第１ＯＮ ＠３が形成されている
。他方の深いＰウェル領域２ｂの表面には、前記Ｎ 層
３からの信号電荷を読み出すための埋め込みチャネル用
の第２のＮ 層４及びチャ木ルストッパ用（画素分離用
）のＰ 領域５が形成されている。前記基板１上には絶
縁膜６が設けられ、この絶縁膜６の内部には第１１ｆｉ
の転送電極７ａ。
７ｂ及び第２層の転送電極８が設けられている。
前記絶縁膜６上には、感光画素用の第１のＮ＋＠３に対
応する部分が開口された例えばＡＩからなるシールド膜
９、及び保護膜ＩＯが設けられている。
応する部分が開口された例えばＡＩからなるシールド膜
９、及び保護膜ＩＯが設けられている。
ところで、上記構造のイメージセンサを製造する場合、
以下の工程等でシリコン基板１の地肌が露出することが
ある。
以下の工程等でシリコン基板１の地肌が露出することが
ある。
■ Ｐウヱル領域２ａ、２ｂを形成するために打ち込ん
だ不純物を活性化するためのプランピング後の全面剥離
工程。
だ不純物を活性化するためのプランピング後の全面剥離
工程。
■ 第１層の転送電極７ａ、７ｂ及び第２層の転送電極
８下の絶縁１ｌＷ６を形成する工程。
８下の絶縁１ｌＷ６を形成する工程。
しかしながら、こうした時にバクテリアに代表されるよ
うな有機物の死骸が基板１表面に付着した場合、大きな
問題が生ずる。即ち、上記有機物中には燐が含まれてい
るため、熱処理工程ではこの燐が拡散源となり、通常の
ウェハプロセス工程を完了した時点では大きさが数μｍ
でかつその表面濃度が約１０ ｃｒｎ と非常に高
濃度になっている場合がある。例えば、第２図に示す如
く有機物の死骸１１が埋め込みチャ木ル用の第２のＮ
＠４に付着１．．た場合、通常のウェハプロセス工程
を完了した時点では、その地点での濃度は他の地点より
濃くなり、その地点での表面電位が深くなる。従って、
転送されてきた電荷は、そこで一部トラップされ電荷の
転送損失をもたらす。
うな有機物の死骸が基板１表面に付着した場合、大きな
問題が生ずる。即ち、上記有機物中には燐が含まれてい
るため、熱処理工程ではこの燐が拡散源となり、通常の
ウェハプロセス工程を完了した時点では大きさが数μｍ
でかつその表面濃度が約１０ ｃｒｎ と非常に高
濃度になっている場合がある。例えば、第２図に示す如
く有機物の死骸１１が埋め込みチャ木ル用の第２のＮ
＠４に付着１．．た場合、通常のウェハプロセス工程
を完了した時点では、その地点での濃度は他の地点より
濃くなり、その地点での表面電位が深くなる。従って、
転送されてきた電荷は、そこで一部トラップされ電荷の
転送損失をもたらす。
また、例えばＮａ 等の金属不純物が基板１表面に付
着した場合、熱処理工程終了後ではそれらは結晶欠陥に
なる。そして、これらの結晶欠陥には、酸素イオンが供
給されると成長していく傾向があり、通常のウェハプロ
セス工程終了時点には数μｍ〜数十μｍになる場合があ
る。
着した場合、熱処理工程終了後ではそれらは結晶欠陥に
なる。そして、これらの結晶欠陥には、酸素イオンが供
給されると成長していく傾向があり、通常のウェハプロ
セス工程終了時点には数μｍ〜数十μｍになる場合があ
る。
その結果、こうした結晶欠陥１２が感光画素用のＮ 層
３に存在した場合、再生画面上では白点となる。また、
結晶欠陥ｚ２が埋め込みチャ木ル用の第２のＮ １１
１４にあった場合には、再生画面上では白線となり画像
不良を招く。
３に存在した場合、再生画面上では白点となる。また、
結晶欠陥ｚ２が埋め込みチャ木ル用の第２のＮ １１
１４にあった場合には、再生画面上では白線となり画像
不良を招く。
こうしたことから、基板１の地肌は出来る限り露出しな
いようにし、なおかつ酸素イオンが基板表面に供給され
ないようにすることが望まれている。
いようにし、なおかつ酸素イオンが基板表面に供給され
ないようにすることが望まれている。
本発明は上記事情に鑑みてなされたもので、工程の途中
で半導体基板表面が露出するのを回避し、有機物等によ
る汚染に起因する電荷の転送損失をなくすとともに、基
板への酸素供給に起因する画像不良を回避１．得る固体
撮偉装置の製造方法を提供することを目的とする。
で半導体基板表面が露出するのを回避し、有機物等によ
る汚染に起因する電荷の転送損失をなくすとともに、基
板への酸素供給に起因する画像不良を回避１．得る固体
撮偉装置の製造方法を提供することを目的とする。
本発明は、熱酸比換と耐酸化性膜からなる２層構造のバ
ッファ絶縁膜を、フィールド酸化膜を形成する際のマス
ク材として用い、かつ更に出力トランジスタ領域のゲー
ト絶縁膜及び電荷の転送路の絶縁膜として用いることに
より、画像不良に関連する基板表面を通常のウェハ工程
で露出しないようにし、もって電荷の転送損失の解消、
画像不良の回避を図ったことを骨子とする。
ッファ絶縁膜を、フィールド酸化膜を形成する際のマス
ク材として用い、かつ更に出力トランジスタ領域のゲー
ト絶縁膜及び電荷の転送路の絶縁膜として用いることに
より、画像不良に関連する基板表面を通常のウェハ工程
で露出しないようにし、もって電荷の転送損失の解消、
画像不良の回避を図ったことを骨子とする。
以下、本発明をインターライン転送方式イメージセンサ
の製造に適用した場合について第１図（ａ）〜（至）を
参照して説明する。なお、同図（ａｌ〜σ）において、
左側の図はフィールド領域を、中央の図は感光画素領域
を、右側の因は出力トランジスタ領域を夫々示す。
の製造に適用した場合について第１図（ａ）〜（至）を
参照して説明する。なお、同図（ａｌ〜σ）において、
左側の図はフィールド領域を、中央の図は感光画素領域
を、右側の因は出力トランジスタ領域を夫々示す。
（１） まず、例えばＮ型のシリコン基板２１上に９
５０℃で熱酸化して厚さ約４００Ｘ程度の酸化膜２２を
形成した後、その上に厚さ約７００λ程度のシリコン窒
化膜２３を堆積し、２層構造のバッファ絶縁膜を形成し
た（第１図（ａ１図示）。
５０℃で熱酸化して厚さ約４００Ｘ程度の酸化膜２２を
形成した後、その上に厚さ約７００λ程度のシリコン窒
化膜２３を堆積し、２層構造のバッファ絶縁膜を形成し
た（第１図（ａ１図示）。
つづいて、前記基板２１に例えばボロンをイオン注入し
、熱拡散することにより浅いＰウェル領域２４ａ１深い
Ｐウェル領域２４ｂ を所定の位置に形成した（第１
図（ｂ）図示）。次いで、Ｐウェル領域２４ｍ に感
光画素部用の第１のＮ 層２５を、他方のＰウェル領域
２４ｂ Ｋ前記Ｎ＋層２５からの信号電荷を読み出す
ための埋め込みチャネル用の第２ＯＮ＋層２６及び画素
分離用のＰ 領域２７を夫々形成した。更に、感光画素
領域、出力トランジスタ領域を除く前記シリコン窒化Ｉ
Ｊ２３を選択的にエツチングした後、フィールド酸化を
行なってフィールド領域に厚いフィールド酸化膜２８を
形成した（第１図（ｅ）図示）。
、熱拡散することにより浅いＰウェル領域２４ａ１深い
Ｐウェル領域２４ｂ を所定の位置に形成した（第１
図（ｂ）図示）。次いで、Ｐウェル領域２４ｍ に感
光画素部用の第１のＮ 層２５を、他方のＰウェル領域
２４ｂ Ｋ前記Ｎ＋層２５からの信号電荷を読み出す
ための埋め込みチャネル用の第２ＯＮ＋層２６及び画素
分離用のＰ 領域２７を夫々形成した。更に、感光画素
領域、出力トランジスタ領域を除く前記シリコン窒化Ｉ
Ｊ２３を選択的にエツチングした後、フィールド酸化を
行なってフィールド領域に厚いフィールド酸化膜２８を
形成した（第１図（ｅ）図示）。
（２）次に、感光画素領域の窒化膜２３上に第１層目の
転送電極２９ｍ、２９ｂ を、かつ出力トランジスタ
領域の窒化膜２３上にゲート電極３０を夫々形成した。
転送電極２９ｍ、２９ｂ を、かつ出力トランジスタ
領域の窒化膜２３上にゲート電極３０を夫々形成した。
つづいて、これら電極２９ｍ、２９ｂ、３０の上部を低
温ウェット法で酸化し、酸化膜３１を形成し念。次いで
、第２城目の転送電極３２を形成した後、上記低温ウェ
ット法で再度酸化１７、酸化膜３３を形成した（第１図
（ｄ）図示）。この際、感光画素領域の光入射部３４、
出力トランジスタ領域のソース／ドレイン部３５はほと
んど酸化されないため、シリコン窒化膜２３が露出され
ている。更に、前記転送電極２９８，２９ｂ 及びゲ
ート電極３Ｑをマスクとして上記光入射部３４、ソース
／ドレイン部３５のシリコン窒化膜２３をＣＤＢ（Ｃｈ
ｅｍｉｃａｌＤｒｙ ＢｔｃｈｉｎＩＩ）法で選択的忙
除去した。この際、前記電極２９ａ、２９ｂ、３０上は
酸化膜ｓｌ（又は３２）で覆われているため、これらの
電極はエツチングされない（第１図（ｅ１図示）。なお
、同図（ｅｌで上記シリコン窒化膜２３を選択的に除去
するのは、ソース／ドレイン部３５の後記Ｎ 層をＡ
Ｄ Ｓ （Ａｓ Ｄｏｐｅｄ Ｐｏ１ｙ Ｓｉ）で形成
するのと、工程の最終段階でのシンター効果を充分にも
たせるためである。
温ウェット法で酸化し、酸化膜３１を形成し念。次いで
、第２城目の転送電極３２を形成した後、上記低温ウェ
ット法で再度酸化１７、酸化膜３３を形成した（第１図
（ｄ）図示）。この際、感光画素領域の光入射部３４、
出力トランジスタ領域のソース／ドレイン部３５はほと
んど酸化されないため、シリコン窒化膜２３が露出され
ている。更に、前記転送電極２９８，２９ｂ 及びゲ
ート電極３Ｑをマスクとして上記光入射部３４、ソース
／ドレイン部３５のシリコン窒化膜２３をＣＤＢ（Ｃｈ
ｅｍｉｃａｌＤｒｙ ＢｔｃｈｉｎＩＩ）法で選択的忙
除去した。この際、前記電極２９ａ、２９ｂ、３０上は
酸化膜ｓｌ（又は３２）で覆われているため、これらの
電極はエツチングされない（第１図（ｅ１図示）。なお
、同図（ｅｌで上記シリコン窒化膜２３を選択的に除去
するのは、ソース／ドレイン部３５の後記Ｎ 層をＡ
Ｄ Ｓ （Ａｓ Ｄｏｐｅｄ Ｐｏ１ｙ Ｓｉ）で形成
するのと、工程の最終段階でのシンター効果を充分にも
たせるためである。
（３）次に、ゲート電極３ｏをマスクとして出力トラン
ジスタ領域のＰウェル領域２４ｂ Ｋｎ型不純物を導
入し、Ｎ 型のソース、ト°レイン領域３６．３７を形
成した。つづいて、 ＣＶＤ法により全面に低温酸化膜
３８を堆積した後、前記ソース、ドレイン領域３６．３
７に対応する低温酸化膜３８を選択的に除去し、コンタ
クトホール３９，３９を形成した（第１図（ｆ１図示）
。次いで、全面に例えばＡＪ蒸着１．た後、パターニン
グし感光画素領域には第１のＮ 層２３に対応する部分
が開口された光シールド膜４０を、かつ出力トランジス
タ領域にはコンタクトホール３９，３９を介してソース
ト９レイン領域３６゜３７に夫々接続する配線４１．４
１を形成した。
ジスタ領域のＰウェル領域２４ｂ Ｋｎ型不純物を導
入し、Ｎ 型のソース、ト°レイン領域３６．３７を形
成した。つづいて、 ＣＶＤ法により全面に低温酸化膜
３８を堆積した後、前記ソース、ドレイン領域３６．３
７に対応する低温酸化膜３８を選択的に除去し、コンタ
クトホール３９，３９を形成した（第１図（ｆ１図示）
。次いで、全面に例えばＡＪ蒸着１．た後、パターニン
グし感光画素領域には第１のＮ 層２３に対応する部分
が開口された光シールド膜４０を、かつ出力トランジス
タ領域にはコンタクトホール３９，３９を介してソース
ト９レイン領域３６゜３７に夫々接続する配線４１．４
１を形成した。
更に％例えばプラズマシリコン窒化膜（保護膜）４２を
堆積し、所望のイメージセンサを製造した（第１図史）
及び第３図図示）。ここで、第３図は第１図ψ）の平面
図である。第３図において、５ｚ・・・は列状に設けら
れた垂直転送路を、５２・・・はこれら垂直転送路５１
間に設けられた複数の画素５３・・・からなる感光画素
領域を、５４は水平転送路を、５５はフィールド領域を
、５６は出力トランジスタ領域を夫々示す。
堆積し、所望のイメージセンサを製造した（第１図史）
及び第３図図示）。ここで、第３図は第１図ψ）の平面
図である。第３図において、５ｚ・・・は列状に設けら
れた垂直転送路を、５２・・・はこれら垂直転送路５１
間に設けられた複数の画素５３・・・からなる感光画素
領域を、５４は水平転送路を、５５はフィールド領域を
、５６は出力トランジスタ領域を夫々示す。
しかして、本発明によれば、画像不良に関連すふ光入射
部３４、ソース／ドレイン部３５等のシリコン基板２１
の表面を、通常のウニへ工程の途中で１回も露出させｋ
いため、例えばウェハ処理工程で使用する処理液や薬品
などの汚染にさらされることはない。従って、バクテリ
ア等の有機物の死骸などに起因して局部的に基板濃度が
高くなってその表面電位が深くなることはなく、電荷の
転送損失を回避できる。
部３４、ソース／ドレイン部３５等のシリコン基板２１
の表面を、通常のウニへ工程の途中で１回も露出させｋ
いため、例えばウェハ処理工程で使用する処理液や薬品
などの汚染にさらされることはない。従って、バクテリ
ア等の有機物の死骸などに起因して局部的に基板濃度が
高くなってその表面電位が深くなることはなく、電荷の
転送損失を回避できる。
また、バッファ絶縁膜の一部を構成するシリコン窒化膜
２３により基板表面か常に覆われているため、基板表面
への酸素供給はなされず、結晶欠陥の成長を抑制できる
。虹に、酸化膜２２を低温（９５０℃）で熱酸化するこ
とにより形成するため、結晶欠陥の成長を抑制できる。
２３により基板表面か常に覆われているため、基板表面
への酸素供給はなされず、結晶欠陥の成長を抑制できる
。虹に、酸化膜２２を低温（９５０℃）で熱酸化するこ
とにより形成するため、結晶欠陥の成長を抑制できる。
従って、結晶欠陥に起因する画像不良を回避できる。
なお、上記実施例では酸化膜２２を９５０℃で熱酸化し
た場合について述べたが、これに限らず、１０００℃以
下なら酸化膜形成に伴う結晶欠陥の成長を抑制できる。
た場合について述べたが、これに限らず、１０００℃以
下なら酸化膜形成に伴う結晶欠陥の成長を抑制できる。
また、上記実施例では耐酸化性膜としてシリコン窒化膜
を用いたが、これに限定されるものではない。
を用いたが、これに限定されるものではない。
以上詳述した如く本発明によれば、有機物等による汚染
に起因する電荷の転送損失を解消するとともに、基板へ
の酸素供給に起因する画像不良を回避し得る高信頼件の
イメージセンサ等の固体撮像装置を製造する方法を提供
できる。
に起因する電荷の転送損失を解消するとともに、基板へ
の酸素供給に起因する画像不良を回避し得る高信頼件の
イメージセンサ等の固体撮像装置を製造する方法を提供
できる。
第１図（ａ）〜（２）は本発明の一実施例に係るインタ
ーライン転送方式イメージセンサの製造方法を工程順に
示す断面図、第２図は従来のインターライン転送方式イ
メージセンサの断面図、第３図は第１図η）の平面図で
ある。 ２１・・・Ｎ型のシリコン基板、２２，３１．３３・・
・酸化膜、２３・・・シリコン窒化膜、２４ｍ、２４ｂ
・・・Ｐウェル領域、２５．２６・・・Ｎ１−１２７・
・・Ｐ＋領域、２ Ｂ ＝−７イー ７Ｌ／ド酸化膜、
２９ｍ、２９ｂ。 ３２・・・転送電極、３０・・・ゲート電極、３４・・
・光入射部、３５・・・ソース／ドレイン部、３６・・
・ｒ型のソース領域、３７・・・Ｎ 型のドレイン領域
、３８・・・低温酸化膜、３９・・・コンタクトホール
、４０・・・光シールド膜、４１・・・配線、４２・・
・保護膜。 第２図 第３凹
ーライン転送方式イメージセンサの製造方法を工程順に
示す断面図、第２図は従来のインターライン転送方式イ
メージセンサの断面図、第３図は第１図η）の平面図で
ある。 ２１・・・Ｎ型のシリコン基板、２２，３１．３３・・
・酸化膜、２３・・・シリコン窒化膜、２４ｍ、２４ｂ
・・・Ｐウェル領域、２５．２６・・・Ｎ１−１２７・
・・Ｐ＋領域、２ Ｂ ＝−７イー ７Ｌ／ド酸化膜、
２９ｍ、２９ｂ。 ３２・・・転送電極、３０・・・ゲート電極、３４・・
・光入射部、３５・・・ソース／ドレイン部、３６・・
・ｒ型のソース領域、３７・・・Ｎ 型のドレイン領域
、３８・・・低温酸化膜、３９・・・コンタクトホール
、４０・・・光シールド膜、４１・・・配線、４２・・
・保護膜。 第２図 第３凹
Claims (3)
- （１）Ｐウェル構造を有する固体撮像装置の製造方法に
おいて、Ｐウェル領域を形成するためのイオン注入時の
バッファ絶縁膜を、熱酸化膜と耐酸化性膜の２層構造と
し、このバッファ絶縁膜をフィールド領域のフィールド
酸化膜を形成する際のマスク材として用いるとともに、
更に出力トランジスタ領域のゲート絶縁膜及び電荷の転
送路の絶縁膜として用いることを特徴とする固体撮像装
置の製造方法。 - （２）熱酸化膜として１０００℃以下の低温工程で形成
されるシリコン酸化膜を用いることを特徴とする特許請
求の範囲第１項記載の固体撮像装置の製造方法。 - （３）耐酸化性膜としてシリコン窒化膜を用いたことを
特徴とする特許請求の範囲第１項記載の固体撮像装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045131A JPS61203670A (ja) | 1985-03-07 | 1985-03-07 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60045131A JPS61203670A (ja) | 1985-03-07 | 1985-03-07 | 固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61203670A true JPS61203670A (ja) | 1986-09-09 |
Family
ID=12710715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60045131A Pending JPS61203670A (ja) | 1985-03-07 | 1985-03-07 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61203670A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241198A (en) * | 1990-11-26 | 1993-08-31 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5424775A (en) * | 1991-03-06 | 1995-06-13 | Matsushita Electronics Corporation | Solid-state image pickup device and method of manufacturing the same |
| JP2004502297A (ja) * | 2000-06-27 | 2004-01-22 | ダルサ、コーポレーション | 電荷結合イメージセンサの製造方法 |
-
1985
- 1985-03-07 JP JP60045131A patent/JPS61203670A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5241198A (en) * | 1990-11-26 | 1993-08-31 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5302545A (en) * | 1990-11-26 | 1994-04-12 | Matsushita Electronics Corporation | Method of making charge-coupled device and solid-state imaging device having an ONO transfer gate insulating film |
| US5424775A (en) * | 1991-03-06 | 1995-06-13 | Matsushita Electronics Corporation | Solid-state image pickup device and method of manufacturing the same |
| JP2004502297A (ja) * | 2000-06-27 | 2004-01-22 | ダルサ、コーポレーション | 電荷結合イメージセンサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206434A (ja) | 固体撮像装置及びその製造方法 | |
| JPH10503328A (ja) | 電子装置の製造方法 | |
| JPS61203670A (ja) | 固体撮像装置の製造方法 | |
| KR100259948B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5922342A (ja) | 半導体装置の製造方法 | |
| JP2917918B2 (ja) | 半導体装置の製造方法 | |
| JPS6115595B2 (ja) | ||
| JPS62216322A (ja) | 半導体装置の製造方法 | |
| JPS5923468B2 (ja) | 半導体装置の製造方法 | |
| JPH06140410A (ja) | 半導体装置の製造方法 | |
| JPH06326183A (ja) | 半導体装置の製造方法 | |
| JPS6376377A (ja) | 半導体集積回路装置の製造方法 | |
| JP2890550B2 (ja) | 半導体装置の製造方法 | |
| JPS6164159A (ja) | 固体撮像装置の製造方法 | |
| JPS59222939A (ja) | 半導体装置 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JPH0522397B2 (ja) | ||
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| KR100872989B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP2936826B2 (ja) | 固体撮像装置 | |
| JPS60249362A (ja) | 固体撮像装置の製造方法 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPS62263658A (ja) | 半導体装置およびその製造方法 | |
| JPH09331057A (ja) | 固体撮像装置の製造方法 | |
| JPS6139548A (ja) | 半導体装置 |