JPS6122917B2 - - Google Patents
Info
- Publication number
- JPS6122917B2 JPS6122917B2 JP13486278A JP13486278A JPS6122917B2 JP S6122917 B2 JPS6122917 B2 JP S6122917B2 JP 13486278 A JP13486278 A JP 13486278A JP 13486278 A JP13486278 A JP 13486278A JP S6122917 B2 JPS6122917 B2 JP S6122917B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- striking
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005236 sound signal Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000009527 percussion Methods 0.000 description 9
- 230000000737 periodic effect Effects 0.000 description 9
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010079 rubber tapping Methods 0.000 description 3
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 2
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000010009 beating Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G13/00—Producing acoustic time signals
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明は、電子回路によつて時打音を作成し、
発鳴させる電子時打回路に関するものであり、そ
の目的とするところは正時信号の到来と同時に時
打音を発鳴することができる電子時打回路を提供
するにある。
発鳴させる電子時打回路に関するものであり、そ
の目的とするところは正時信号の到来と同時に時
打音を発鳴することができる電子時打回路を提供
するにある。
以下本発明を実施例によつて説明する。
第１図は本発明電子時打回路の実施例図であつ
て、図中１は水晶発振子XLを用いた水晶発振回
路であつて、基本周波数信号を発振出力する。２
は23段の分周段FF1〜FF23からなる分周回路であ
つて、この分周回路２は分周段FF3の出力を分周
回路４へ入力し、また分周段FF3より後段の分周
段FF15の出力を分周回路５へ入力している。更
にまた分周段FF23の出力は時計機構部の運針用
モータ駆動回路３へ出力するようになつている。
分周回路４は、分周段FF3の出力信号を更に６段
の分周段FF24〜FF29にて分周し、この最終分周
段FF29の出力を分周回路６並びに分周回路７へ
夫々入力し、分周回路６にあつては、３段の分周
段FF30〜FF32にて分周し、第１の音声用の信号
周波数１を得る。一方分周回路７にあつては５
段の分周段FF33〜F37によつて、第２の音声用の
信号周波数２を得る。これらの両信号周波数
１，２はノア回路NOR1へ入力して音声用クロ
ツク信号として取出されることとなる。一方分周
回路５は８段の分周段FF38〜FF45を有し、これ
らの分周段FF38〜FF45並びに付加したナンド回
路NAND1，NAND2にて論理処理して時打音信号
の周期を設定する為の打音周期パルス信号を発生
させる。モータ駆動回路３は、ナンド回路
NAND4〜NAND6等の回路にて論理処理し、イン
バータIN1，IN2から出力するパルス信号にて、パ
ルスモータ（図示せず）を駆動し、運針を行なう
ものである。図中８は源源スイツチ（図示せず）
を投入したときにこれを検出してパルス信号を出
力する電源投入検知部であり、この電源投入検知
部８のパルス信号にてフリツプフロツプF1の初
期出力を“１”レベルに決定する。９は正時信号
が入力すると動作する正時信号発生回路で、この
正時信号発生回路９は正時信号スイツチSW1を正
時信号の入力と同時にオンして、信号を出力す
る。１０は時刻合わせ回路であつて、スイツチ
SW2を投入すると、上記フリツプフロツプF1の
出力を“０”のレベルに設定するための信号を出
力する。１１は時打音を１個のみに設定するスキ
ツプ信号発生回路であり、また１２は時打音を無
発生に設定するストツプ信号発生回路で、これら
のスキツプ信号発生回路１１、ストツプ信号発生
回路１２のスイツチはロータリスイツチRSのｃ
端子、ｄ端子にて構成され、ロータリスイツチ
RSの切換接点ｒが所定端子に切換えられたとき
に信号を発生させる。ロータリスイツチRSは別
にａ端子と、ｂ端子とを有し、ａ端子は任意に連
続時打音を発生させるための連続時打音発生回路
１３のスイツチを構成し、ｂ端子は前記時刻合わ
せ回路１０のスイツチSW2に直列に接続されてお
り、音量調整時にはａ端子に、時刻合わせ時には
ｂ端子に合わせれば夫々の動作を行なうことがで
きる。１４は時打数設定回路であつて、上記分周
回路５からの出力信号（打音周期パルス信号）を
制御回路１５のノア回路NOR2を介して入力させ
てカウントし、時刻合わせ用の打音周期パルス信
号又は正時用の打音周期パルス信号を所定数だけ
減衰回路１６へ出力設定する。１７は打ち終りの
打音のみ、それ以前の打音間隔より半拍遅らせる
ために打音周期パルス信号を処理するための遅延
回路であり、１８は減衰回路１６の出力信号を増
幅してスピーカ１９にて時打音を発鳴させるため
の増幅部である。上記制御回路１５はスキツプ信
号発生回路１１の出力と、打音周期パルス信号
と、上記連続時打音発生回路１３のシフトレジス
タ１３ａのQ1出力をノア回路NOR2にてノアゲー
トするもので、Q1出力が“１”レベルであれ
ば、又はスキツプ信号発生回路１１の出力が
“１”レベルであれば打音周期パルス信号は時打
数設定回路１４には入力しないこととなる。２３
は分周回路５のリセツト回路であつて、シフトレ
ジスタ２０等から構成され、フリツプフロツプ
F1の出力が“Ｌ”レベルになると同時にノア回
路NOR3から分周回路５の分周段FF38乃至FF45を
リセツトするための信号を出力するようになつて
いる。次にこのリセツト回路２３の動作を更に第
２図に示すタイムチヤートで説明すると、今、第
２図ａのようなクロツクパルスＴを入力している
正時信号発生回路９のシフトレジスタ９ａに、正
時信号スイツチSW1が時計機構部からの正時信号
にて作動してオンして第２図ｂのような信号が入
力すると、ノア回路NOR8から第２図ｃのような
信号が１個出力することになつて、“１”レベル
だつたフリツプフロツプF1の出力を“０”のレ
ベルに設定する（第２図ｄ）。このフリツプフロ
ツプF1の出力反転によつてリセツト回路２３を
構成するシフトレジスタ２０の入力信号は第２図
ｅのようにインバータIN3によつて反転されて
“１”レベルとなる。その結果ノア回路NOR3か
ら第２図ｆの信号が出力して、分周回路５の各分
周段FF38〜FF45をリセツトする。第２図ｇ乃至
ｌは各分周段FF40〜FF45の出力のチヤートを示
すもので、分周段FF40の出力の立上りと同時に
ナンド回路NAND1と、ノア回路NOR4を介して第
２図ｍのように最初の打音周期パルス信号が出力
することになる。この最初の打音周期パルス信号
が減衰回路１６に入力してトランスフアゲート
TG2，TG3をオンして減衰回路１６に入力してい
る第２図ｎのような音声用クロツク信号を第２図
ｏに示すように減衰した時打音信号として増巾部
１８へ入力せしめるのである。即ちリセツト回路
２３は正時信号の到来と略同時に時打音を発鳴さ
せることができるのである。
て、図中１は水晶発振子XLを用いた水晶発振回
路であつて、基本周波数信号を発振出力する。２
は23段の分周段FF1〜FF23からなる分周回路であ
つて、この分周回路２は分周段FF3の出力を分周
回路４へ入力し、また分周段FF3より後段の分周
段FF15の出力を分周回路５へ入力している。更
にまた分周段FF23の出力は時計機構部の運針用
モータ駆動回路３へ出力するようになつている。
分周回路４は、分周段FF3の出力信号を更に６段
の分周段FF24〜FF29にて分周し、この最終分周
段FF29の出力を分周回路６並びに分周回路７へ
夫々入力し、分周回路６にあつては、３段の分周
段FF30〜FF32にて分周し、第１の音声用の信号
周波数１を得る。一方分周回路７にあつては５
段の分周段FF33〜F37によつて、第２の音声用の
信号周波数２を得る。これらの両信号周波数
１，２はノア回路NOR1へ入力して音声用クロ
ツク信号として取出されることとなる。一方分周
回路５は８段の分周段FF38〜FF45を有し、これ
らの分周段FF38〜FF45並びに付加したナンド回
路NAND1，NAND2にて論理処理して時打音信号
の周期を設定する為の打音周期パルス信号を発生
させる。モータ駆動回路３は、ナンド回路
NAND4〜NAND6等の回路にて論理処理し、イン
バータIN1，IN2から出力するパルス信号にて、パ
ルスモータ（図示せず）を駆動し、運針を行なう
ものである。図中８は源源スイツチ（図示せず）
を投入したときにこれを検出してパルス信号を出
力する電源投入検知部であり、この電源投入検知
部８のパルス信号にてフリツプフロツプF1の初
期出力を“１”レベルに決定する。９は正時信号
が入力すると動作する正時信号発生回路で、この
正時信号発生回路９は正時信号スイツチSW1を正
時信号の入力と同時にオンして、信号を出力す
る。１０は時刻合わせ回路であつて、スイツチ
SW2を投入すると、上記フリツプフロツプF1の
出力を“０”のレベルに設定するための信号を出
力する。１１は時打音を１個のみに設定するスキ
ツプ信号発生回路であり、また１２は時打音を無
発生に設定するストツプ信号発生回路で、これら
のスキツプ信号発生回路１１、ストツプ信号発生
回路１２のスイツチはロータリスイツチRSのｃ
端子、ｄ端子にて構成され、ロータリスイツチ
RSの切換接点ｒが所定端子に切換えられたとき
に信号を発生させる。ロータリスイツチRSは別
にａ端子と、ｂ端子とを有し、ａ端子は任意に連
続時打音を発生させるための連続時打音発生回路
１３のスイツチを構成し、ｂ端子は前記時刻合わ
せ回路１０のスイツチSW2に直列に接続されてお
り、音量調整時にはａ端子に、時刻合わせ時には
ｂ端子に合わせれば夫々の動作を行なうことがで
きる。１４は時打数設定回路であつて、上記分周
回路５からの出力信号（打音周期パルス信号）を
制御回路１５のノア回路NOR2を介して入力させ
てカウントし、時刻合わせ用の打音周期パルス信
号又は正時用の打音周期パルス信号を所定数だけ
減衰回路１６へ出力設定する。１７は打ち終りの
打音のみ、それ以前の打音間隔より半拍遅らせる
ために打音周期パルス信号を処理するための遅延
回路であり、１８は減衰回路１６の出力信号を増
幅してスピーカ１９にて時打音を発鳴させるため
の増幅部である。上記制御回路１５はスキツプ信
号発生回路１１の出力と、打音周期パルス信号
と、上記連続時打音発生回路１３のシフトレジス
タ１３ａのQ1出力をノア回路NOR2にてノアゲー
トするもので、Q1出力が“１”レベルであれ
ば、又はスキツプ信号発生回路１１の出力が
“１”レベルであれば打音周期パルス信号は時打
数設定回路１４には入力しないこととなる。２３
は分周回路５のリセツト回路であつて、シフトレ
ジスタ２０等から構成され、フリツプフロツプ
F1の出力が“Ｌ”レベルになると同時にノア回
路NOR3から分周回路５の分周段FF38乃至FF45を
リセツトするための信号を出力するようになつて
いる。次にこのリセツト回路２３の動作を更に第
２図に示すタイムチヤートで説明すると、今、第
２図ａのようなクロツクパルスＴを入力している
正時信号発生回路９のシフトレジスタ９ａに、正
時信号スイツチSW1が時計機構部からの正時信号
にて作動してオンして第２図ｂのような信号が入
力すると、ノア回路NOR8から第２図ｃのような
信号が１個出力することになつて、“１”レベル
だつたフリツプフロツプF1の出力を“０”のレ
ベルに設定する（第２図ｄ）。このフリツプフロ
ツプF1の出力反転によつてリセツト回路２３を
構成するシフトレジスタ２０の入力信号は第２図
ｅのようにインバータIN3によつて反転されて
“１”レベルとなる。その結果ノア回路NOR3か
ら第２図ｆの信号が出力して、分周回路５の各分
周段FF38〜FF45をリセツトする。第２図ｇ乃至
ｌは各分周段FF40〜FF45の出力のチヤートを示
すもので、分周段FF40の出力の立上りと同時に
ナンド回路NAND1と、ノア回路NOR4を介して第
２図ｍのように最初の打音周期パルス信号が出力
することになる。この最初の打音周期パルス信号
が減衰回路１６に入力してトランスフアゲート
TG2，TG3をオンして減衰回路１６に入力してい
る第２図ｎのような音声用クロツク信号を第２図
ｏに示すように減衰した時打音信号として増巾部
１８へ入力せしめるのである。即ちリセツト回路
２３は正時信号の到来と略同時に時打音を発鳴さ
せることができるのである。
次に本発明電子時打回路の動作を第３図並びに
第４図のタイムチヤートにて詳説する。
第４図のタイムチヤートにて詳説する。
今、電源スイツチ（図示せず）が投入される
と、第３図ａのように電源投入検知部８からパル
ス信号が発生して、第３図ｂのようにフリツプフ
ロツプF1の出力状態を“１”レベルに設定す
る。次いでロータリスイツチRSをｂ端子に切換
えて、時刻合わせ回路１０のスイツチSW2を投入
すると、時刻合わせ回路１０から第３図ｃに示す
パルス信号αがノア回路NOR6から出力してフリ
ツプフロツプF1が“０”レベルに反転すると、
シフトレジスタ２０にデータ入力して、ノア回路
NOR3から第３図ｅのようにパルス信号が出力し
て分周回路５の分周段FF38乃至FF45をリセツト
する。そして分周段FF40のQ40出力が“１”レベ
ルになるまでの瞬間後に、ナンド回路NAND1か
ら分周出力たる打音周期パルス信号が第３図ｆの
ように出力され、更に遅延回路１７のノア回路
NOR4，NOR5を介して、減衰回路１６へ出力さ
れトランスフアゲートTG2，TG3をオン、オフ
し、増幅部１８のスピーカ１９を鳴動させる。こ
のときノア回路NOR1からの音声用クロツク信号
は上記の打音周期パルス信号によるトランスフア
ゲートTG2，TG3のオンオフにて変調され所定の
音色を持つ時打音信号となる。ところで打音周期
パルス信号のパルス幅は分周段FF38〜FF45によ
つて決まる。尚また分周回路４のインバータ
IN4，IN5並びに分周回路７のインバータIN6，
IN7、分周回路５のインバータIN8，IN9によつて
各分周回路４，５，７の各分周段のリセツト幅を
多くしてカウンタ動作を確実にしている。さて上
記ナンド回路NAND1から出力した打音周期パル
ス信号は同時にノア回路NOR4，NOR5を介して
時打数設定回路１４へ入力する。即ち上述のスイ
ツチSW2の投入時点でカウンタC1がリセツトさ
れ、打音周期パルス信号が第３図ｉのように入力
する。この際ノア回路NOR6のパルス信号α＜第
３図ｃ＞が、第３図ｈのようにフリツプフロツプ
F2の出力を“０”レベルに設定するため、打音
周期パルス信号がプリセツトカウンタC2へは入
力しないように制御されると同時にカウンタC1
のデータの補数をプリセツトカウンタC2の各ビ
ツトにパラレルセツトする。時刻合わせが終了し
たスイツチSW2をオフすると、ノア回路NOR7か
らパルス信号βが１個第３図ｄのように出力して
カウンタC1の各ビツトの出力を１個進める。こ
れは次に正時信号が入つて“時刻合わせ”した時
刻数の次の時刻数を打音するためにカウンタC1
を設定するもので、例えば４時に時刻合わせを行
なうとカウンタC1には５個のパルス信号が入る
と同時にフリツプフロツプF1を反転させてその
出力を“１”レベルに設定する。従つてナンド回
路NAND1の出力は存在するが、ノア回路NOR4の
出力、即ち打音周期パルス信号の各部への出力は
停止する。第３図ｊ乃至ｍはカウンタC1のQ1出
力、Q2出力、Q4出力、Q8出力を示す。さてこの
状態で、正時信号が入力して正時信号発生回路９
のノア回路NOR8から第４図ａのようにパルス信
号が出力してフリツプフロツプF1を反転させそ
の出力を“０”レベルとし、上述の時刻合わせと
同様に周期パルス信号を出力させる。このとき同
時にフリツプフロツプF2を反転させて出力を
“１”レベルに設定し、打音周期パルス信号はカ
ウンタC1には入力せず、第４図ｂのようにプリ
セツトカウンタC2に入力するように時打数設定
回路１４を制御する。さて上述のように“時刻合
わせ”時に、カウンタC1のデータの補数かプリ
セツトカウンタC2の各ビツトにパラレルセツト
しているため、例えば、今４時に“時刻合わせ”
された状態ではカウンタC1には５個、即ち
〔0101〕のデータが存在しており、そのため、プ
リセツトカウンタC2にはその補数である
〔1010〕が各ビツトにパラレルセツトされてい
る。そこでフリツプフロツプF2が“１”レベル
に出力となつた瞬間にプリセツトカウンタC2の
入力Ｃは“１”レベルとなつてプリセツトカウン
タC2のQ1出力へ１個のパルスを送つてカウント
する。従つて打音周期パルス信号がプリセツトカ
ウンタC2へ入力してくる前に１個カウントする
ため、各Q8，Q4，Q2，Q1の〔1010〕のカウント
内容が〔1011〕となつて、その後打音周期パルス
信号が１個入力する毎にカウント内容が
〔1100〕，〔1101〕，〔1110〕，〔1111〕，〔0000〕の
よ
うに変わり、プリセツトカウンタC2は減算回路
として機能する。第４図ｃ乃至ｆはプリセツトカ
ウンタC2の各ビツトQ1，Q2，Q4，Q8出力を示
す。即ち最初に設定した数〔例えば５の補数〕に
５を減算すると０となる。こゝで例えば５時を正
時打音する場合５個の時打音、即ち“打ち終り
音”を他の打音から特徴づけたいという時、その
“打ち終り音”の１個手前の４個目のビツト出力
〔1111〕を使つて、５個目の音を検出することに
よつて打音間隔や減衰時間を変えることができる
のである。この〔1111〕を検出するのはナンド回
路NAND3であつて、〔1111〕にプリセツトカウン
タC2の各ビツト出力がなつた時に第４図ｇのよ
うに遅延回路１７への出力を生じ、ナンド回路
NAND1からノア回路NOR4を介して出力する打音
周期パルス信号を停止させる。一方ナンド回路
NAND2は、“打ち終り音”をそれまでの打音間隔
に対して半拍遅らせるために、上記ナンド回路
NAND1の打音周期パルス信号の出力と同時にこ
の出力に第３図ｇに示すように半拍遅れて同様な
打音周期パルス信号を出力するもので、時打数設
定回路１４のナンド回路NAND3に出力が生じる
と、ノア回路NOR9を通じて第４図ｈのようにナ
ンド回路NAND2の出力がフリツプフロツプ
FF46FF47から構成される２ビツドのカウンタC3
へ入力することとなる。このカウンタC3は打音
周期パルス信号をナンド回路NAND1からナンド
回路NAND2へ切換えると同時にこの打音周期パ
ルス信号を時打音用とすると、逆に半拍早い打音
出力となるので、このナンド回装NAND2からの
打音周期パルス信号を第４図ｉ，ｊのようにカウ
ントして２ビツト目の出力、即ち１個手前の打音
周期パルス信号に対して１ビツト遅らせた信号を
得るようにしたものであり、この打音周期パルス
信号たる出力がノア回路NOR5と制御回路１５の
ノア回路NOR2とを介して時打数設定回路１４の
プリセツトカウンタC2へ入力してそのビツト出
力を〔1111〕から〔0000〕とする。従つてオア回
路OR1から信号が発生し、レジスタ２１へ入力す
る。そしてレジスタ２１の出力によつて第４図ｏ
のようにノア回路NOR10に出力が生じ、フリツプ
フロツプF3の出力を“０”レベルとし、トラン
スフアゲートTG1をオフとする。このトランスフ
アゲートTG1のオフによつて減衰ループから抵抗
Ｒgを切離す。即ち減衰回路１６はコンデンサCO
と、抵抗Ｒhと、抵抗Ｒgとの並列回路から減衰ル
ープを構成しているものであるが抵抗Ｒgを切離
すと、その減衰時定数はτ＝CO・Ｒhとなつて大
きくなり、減衰時間が長くなる。従つてプリセツ
トカウンタC2のカウンタ内容たる各ビツト出力
〔1111〕によつて検出された“打ち終わり音”は
それ以前の時打音に比して長く余韻を持つことと
なる。この時打音出力と同時にレジスタ２１のＱ
g3出力によつて、打音停止信号が出力され、フリ
ツプフロツプF1の出力状態を“１”レベルと
し、ナンド回路NAND1，NAND2からの打音周期
パルス信号をノア回路NOR4，NOR9を閉じるこ
とにより、各部への出力を停止させる。同時に上
記Ｑg3出力をカウンタC1で出力して、次の正時の
時打数にカウンタ内容を設定する。またこのとき
フリツプフロツプF2を反転して“Ｏ”レベルと
して、カウンタC1の内容をプリセツトカウンタ
C2にパラレルセツトするようにゲート２２を開
く。このようにして次の正時信号に対してスタン
バイするのである。第４図ｋはオア回路OR1の出
力を示し、同図ｌ，ｍ，ｎはレジスタ２１の各Ｑ
g1，Ｑg2，Ｑg3出力を示し、また同図ｏはノア回
路NOR10の出力を示し、これらのｍ〜ｏのタイム
スケールは拡大している。また第４図ｐは時刻合
わせ時と正時の際の打音周期パルス信号列を示
す。尚図中SWBはリセツト解除用のスイツチ
で、このスイツチSWBは通常“１”レベルの信
号を出力するように設定されており、このスイツ
チSWBを“０”レベルの信号が出力するように
切換えると、分周段FF19〜FF22にリセツトがか
かつてモータ駆動回路３の出力が停止し、運針を
止めることができるものである。
と、第３図ａのように電源投入検知部８からパル
ス信号が発生して、第３図ｂのようにフリツプフ
ロツプF1の出力状態を“１”レベルに設定す
る。次いでロータリスイツチRSをｂ端子に切換
えて、時刻合わせ回路１０のスイツチSW2を投入
すると、時刻合わせ回路１０から第３図ｃに示す
パルス信号αがノア回路NOR6から出力してフリ
ツプフロツプF1が“０”レベルに反転すると、
シフトレジスタ２０にデータ入力して、ノア回路
NOR3から第３図ｅのようにパルス信号が出力し
て分周回路５の分周段FF38乃至FF45をリセツト
する。そして分周段FF40のQ40出力が“１”レベ
ルになるまでの瞬間後に、ナンド回路NAND1か
ら分周出力たる打音周期パルス信号が第３図ｆの
ように出力され、更に遅延回路１７のノア回路
NOR4，NOR5を介して、減衰回路１６へ出力さ
れトランスフアゲートTG2，TG3をオン、オフ
し、増幅部１８のスピーカ１９を鳴動させる。こ
のときノア回路NOR1からの音声用クロツク信号
は上記の打音周期パルス信号によるトランスフア
ゲートTG2，TG3のオンオフにて変調され所定の
音色を持つ時打音信号となる。ところで打音周期
パルス信号のパルス幅は分周段FF38〜FF45によ
つて決まる。尚また分周回路４のインバータ
IN4，IN5並びに分周回路７のインバータIN6，
IN7、分周回路５のインバータIN8，IN9によつて
各分周回路４，５，７の各分周段のリセツト幅を
多くしてカウンタ動作を確実にしている。さて上
記ナンド回路NAND1から出力した打音周期パル
ス信号は同時にノア回路NOR4，NOR5を介して
時打数設定回路１４へ入力する。即ち上述のスイ
ツチSW2の投入時点でカウンタC1がリセツトさ
れ、打音周期パルス信号が第３図ｉのように入力
する。この際ノア回路NOR6のパルス信号α＜第
３図ｃ＞が、第３図ｈのようにフリツプフロツプ
F2の出力を“０”レベルに設定するため、打音
周期パルス信号がプリセツトカウンタC2へは入
力しないように制御されると同時にカウンタC1
のデータの補数をプリセツトカウンタC2の各ビ
ツトにパラレルセツトする。時刻合わせが終了し
たスイツチSW2をオフすると、ノア回路NOR7か
らパルス信号βが１個第３図ｄのように出力して
カウンタC1の各ビツトの出力を１個進める。こ
れは次に正時信号が入つて“時刻合わせ”した時
刻数の次の時刻数を打音するためにカウンタC1
を設定するもので、例えば４時に時刻合わせを行
なうとカウンタC1には５個のパルス信号が入る
と同時にフリツプフロツプF1を反転させてその
出力を“１”レベルに設定する。従つてナンド回
路NAND1の出力は存在するが、ノア回路NOR4の
出力、即ち打音周期パルス信号の各部への出力は
停止する。第３図ｊ乃至ｍはカウンタC1のQ1出
力、Q2出力、Q4出力、Q8出力を示す。さてこの
状態で、正時信号が入力して正時信号発生回路９
のノア回路NOR8から第４図ａのようにパルス信
号が出力してフリツプフロツプF1を反転させそ
の出力を“０”レベルとし、上述の時刻合わせと
同様に周期パルス信号を出力させる。このとき同
時にフリツプフロツプF2を反転させて出力を
“１”レベルに設定し、打音周期パルス信号はカ
ウンタC1には入力せず、第４図ｂのようにプリ
セツトカウンタC2に入力するように時打数設定
回路１４を制御する。さて上述のように“時刻合
わせ”時に、カウンタC1のデータの補数かプリ
セツトカウンタC2の各ビツトにパラレルセツト
しているため、例えば、今４時に“時刻合わせ”
された状態ではカウンタC1には５個、即ち
〔0101〕のデータが存在しており、そのため、プ
リセツトカウンタC2にはその補数である
〔1010〕が各ビツトにパラレルセツトされてい
る。そこでフリツプフロツプF2が“１”レベル
に出力となつた瞬間にプリセツトカウンタC2の
入力Ｃは“１”レベルとなつてプリセツトカウン
タC2のQ1出力へ１個のパルスを送つてカウント
する。従つて打音周期パルス信号がプリセツトカ
ウンタC2へ入力してくる前に１個カウントする
ため、各Q8，Q4，Q2，Q1の〔1010〕のカウント
内容が〔1011〕となつて、その後打音周期パルス
信号が１個入力する毎にカウント内容が
〔1100〕，〔1101〕，〔1110〕，〔1111〕，〔0000〕の
よ
うに変わり、プリセツトカウンタC2は減算回路
として機能する。第４図ｃ乃至ｆはプリセツトカ
ウンタC2の各ビツトQ1，Q2，Q4，Q8出力を示
す。即ち最初に設定した数〔例えば５の補数〕に
５を減算すると０となる。こゝで例えば５時を正
時打音する場合５個の時打音、即ち“打ち終り
音”を他の打音から特徴づけたいという時、その
“打ち終り音”の１個手前の４個目のビツト出力
〔1111〕を使つて、５個目の音を検出することに
よつて打音間隔や減衰時間を変えることができる
のである。この〔1111〕を検出するのはナンド回
路NAND3であつて、〔1111〕にプリセツトカウン
タC2の各ビツト出力がなつた時に第４図ｇのよ
うに遅延回路１７への出力を生じ、ナンド回路
NAND1からノア回路NOR4を介して出力する打音
周期パルス信号を停止させる。一方ナンド回路
NAND2は、“打ち終り音”をそれまでの打音間隔
に対して半拍遅らせるために、上記ナンド回路
NAND1の打音周期パルス信号の出力と同時にこ
の出力に第３図ｇに示すように半拍遅れて同様な
打音周期パルス信号を出力するもので、時打数設
定回路１４のナンド回路NAND3に出力が生じる
と、ノア回路NOR9を通じて第４図ｈのようにナ
ンド回路NAND2の出力がフリツプフロツプ
FF46FF47から構成される２ビツドのカウンタC3
へ入力することとなる。このカウンタC3は打音
周期パルス信号をナンド回路NAND1からナンド
回路NAND2へ切換えると同時にこの打音周期パ
ルス信号を時打音用とすると、逆に半拍早い打音
出力となるので、このナンド回装NAND2からの
打音周期パルス信号を第４図ｉ，ｊのようにカウ
ントして２ビツト目の出力、即ち１個手前の打音
周期パルス信号に対して１ビツト遅らせた信号を
得るようにしたものであり、この打音周期パルス
信号たる出力がノア回路NOR5と制御回路１５の
ノア回路NOR2とを介して時打数設定回路１４の
プリセツトカウンタC2へ入力してそのビツト出
力を〔1111〕から〔0000〕とする。従つてオア回
路OR1から信号が発生し、レジスタ２１へ入力す
る。そしてレジスタ２１の出力によつて第４図ｏ
のようにノア回路NOR10に出力が生じ、フリツプ
フロツプF3の出力を“０”レベルとし、トラン
スフアゲートTG1をオフとする。このトランスフ
アゲートTG1のオフによつて減衰ループから抵抗
Ｒgを切離す。即ち減衰回路１６はコンデンサCO
と、抵抗Ｒhと、抵抗Ｒgとの並列回路から減衰ル
ープを構成しているものであるが抵抗Ｒgを切離
すと、その減衰時定数はτ＝CO・Ｒhとなつて大
きくなり、減衰時間が長くなる。従つてプリセツ
トカウンタC2のカウンタ内容たる各ビツト出力
〔1111〕によつて検出された“打ち終わり音”は
それ以前の時打音に比して長く余韻を持つことと
なる。この時打音出力と同時にレジスタ２１のＱ
g3出力によつて、打音停止信号が出力され、フリ
ツプフロツプF1の出力状態を“１”レベルと
し、ナンド回路NAND1，NAND2からの打音周期
パルス信号をノア回路NOR4，NOR9を閉じるこ
とにより、各部への出力を停止させる。同時に上
記Ｑg3出力をカウンタC1で出力して、次の正時の
時打数にカウンタ内容を設定する。またこのとき
フリツプフロツプF2を反転して“Ｏ”レベルと
して、カウンタC1の内容をプリセツトカウンタ
C2にパラレルセツトするようにゲート２２を開
く。このようにして次の正時信号に対してスタン
バイするのである。第４図ｋはオア回路OR1の出
力を示し、同図ｌ，ｍ，ｎはレジスタ２１の各Ｑ
g1，Ｑg2，Ｑg3出力を示し、また同図ｏはノア回
路NOR10の出力を示し、これらのｍ〜ｏのタイム
スケールは拡大している。また第４図ｐは時刻合
わせ時と正時の際の打音周期パルス信号列を示
す。尚図中SWBはリセツト解除用のスイツチ
で、このスイツチSWBは通常“１”レベルの信
号を出力するように設定されており、このスイツ
チSWBを“０”レベルの信号が出力するように
切換えると、分周段FF19〜FF22にリセツトがか
かつてモータ駆動回路３の出力が停止し、運針を
止めることができるものである。
本発明は、上述のように構成して時打音信号の
発生間隔を設定する分周段を時計機構部より到来
する正時信号の入力時にリセツトして起動せしめ
るリセツト手段を付加してあるので、時計機構部
の正時において正時零秒で正確に時打音を発鳴さ
せることができて正確な時報が得られるという優
れた効果を奏する。
発生間隔を設定する分周段を時計機構部より到来
する正時信号の入力時にリセツトして起動せしめ
るリセツト手段を付加してあるので、時計機構部
の正時において正時零秒で正確に時打音を発鳴さ
せることができて正確な時報が得られるという優
れた効果を奏する。
第１図は本発明の一実施例の回路図であり、第
２図は同上に用いるリセツト回路の動作説明用の
各部タイムチヤート、第３図は並びに第４図は同
上の全体の動作説明用の各部タイムチヤートであ
り、１は水晶発振回路、５は分周回路、
NAND1，NAND2はナンド回路、FF33〜FF45は分
周段、２３はリセツト回路である。
２図は同上に用いるリセツト回路の動作説明用の
各部タイムチヤート、第３図は並びに第４図は同
上の全体の動作説明用の各部タイムチヤートであ
り、１は水晶発振回路、５は分周回路、
NAND1，NAND2はナンド回路、FF33〜FF45は分
周段、２３はリセツト回路である。
Claims (1)
- １ 水晶発振回路、この水晶発振回路の発振周波
数を分周する分周手段、この分周手段の所定分周
段からの出力を入力して更に分周する時打音信号
の間隔を設定する複数の分周段と、これらの時打
音信号の間隔を設定する分周段の数段目以降の各
分周出力が一致すると時打音信号を発鳴手段に出
力するゲート手段と、このゲート手段の出力によ
つて得られる時打音信号にて時打音を発鳴する上
記発鳴手段、前記時打音信号をカウントすること
により時打音数を制御する時打論理手段を具備し
た電子時打回路において、時計機構部より到来す
る正時信号の入力時に上記時打音信号の間隔を設
定する分周段をリセツトして起動させるリセツト
手段を備えたことを特徴とする電子時打回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13486278A JPS54116273A (en) | 1978-10-31 | 1978-10-31 | Electronic hour striking circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13486278A JPS54116273A (en) | 1978-10-31 | 1978-10-31 | Electronic hour striking circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2295578A Division JPS54115271A (en) | 1978-02-28 | 1978-02-28 | Watch device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54116273A JPS54116273A (en) | 1979-09-10 |
| JPS6122917B2 true JPS6122917B2 (ja) | 1986-06-03 |
Family
ID=15138199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13486278A Granted JPS54116273A (en) | 1978-10-31 | 1978-10-31 | Electronic hour striking circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54116273A (ja) |
-
1978
- 1978-10-31 JP JP13486278A patent/JPS54116273A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54116273A (en) | 1979-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355040B2 (ja) | ||
| US5027686A (en) | Electronic metronome equipped with subtraction timer | |
| JPS6210705Y2 (ja) | ||
| JPS6122917B2 (ja) | ||
| JPS6118706B2 (ja) | ||
| JPS6122918B2 (ja) | ||
| US4357853A (en) | Digital semiconductor circuit for an electronic organ | |
| JPS6122791B2 (ja) | ||
| JPS6122792B2 (ja) | ||
| JPS6122789B2 (ja) | ||
| JPS6122788B2 (ja) | ||
| JPS6059555B2 (ja) | 電子時打回路 | |
| JPS6215151B2 (ja) | ||
| JPS6122790B2 (ja) | ||
| JPS6041311B2 (ja) | 電子時打回路 | |
| JPS6314313B2 (ja) | ||
| JPS6114054Y2 (ja) | ||
| SU1413590A2 (ru) | Устройство дл коррекции шкалы времени | |
| JPS55134388A (en) | Electronic wrist watch system playing melody | |
| JPS5840147B2 (ja) | 超音波パルススイツチの信号出力回路 | |
| SU1453348A1 (ru) | Устройство дл запуска импульсных невзрывных источников сейсмических колебаний | |
| US4043114A (en) | Circuits for setting the display mode and the correction mode of electronic timepieces | |
| JPS6363918B2 (ja) | ||
| JPH026480Y2 (ja) | ||
| SU1182570A1 (ru) | Электромузыкальное программируемое устройство |