JPS61229366A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61229366A JPS61229366A JP60070365A JP7036585A JPS61229366A JP S61229366 A JPS61229366 A JP S61229366A JP 60070365 A JP60070365 A JP 60070365A JP 7036585 A JP7036585 A JP 7036585A JP S61229366 A JPS61229366 A JP S61229366A
- Authority
- JP
- Japan
- Prior art keywords
- region
- well
- impurity concentration
- channel region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、たとえば、ＭＯ３電界効果トランジスタな
どの半導体装置に関する。
どの半導体装置に関する。
一般に、電界効果トランジスタは、第６図および第７図
に示すように、Ｎ型シリコンなどの一導電型の半導体基
板２に反対導電型の導電領域としてのｐウェル（ｗｅｌ
ｌ） ４が形成され、このｐウェル４には、一定の間隔
を置いてｐウェル４とは反対導電型のソース領域６およ
びドレイン領域８が形成され、これらソース領域６およ
びドレイン領域８の間にはチャンネル領域１０が形成さ
れている。半導体基板２、ｐウェル４、ソース領域６お
よびドレイン領域８の表面は、酸化膜１２で覆われてい
るとともに、ソース領域６およびドレイン領域８０表面
にはソース電極１４、ドレイン電極１６が形成され、チ
ャンネル領域１０を覆う酸化膜１３は他の部分より薄く
設定され、この薄い酸化膜１３の表面には、アルミニウ
ムなどの蒸着によってゲート電極１８が形成されている
。
に示すように、Ｎ型シリコンなどの一導電型の半導体基
板２に反対導電型の導電領域としてのｐウェル（ｗｅｌ
ｌ） ４が形成され、このｐウェル４には、一定の間隔
を置いてｐウェル４とは反対導電型のソース領域６およ
びドレイン領域８が形成され、これらソース領域６およ
びドレイン領域８の間にはチャンネル領域１０が形成さ
れている。半導体基板２、ｐウェル４、ソース領域６お
よびドレイン領域８の表面は、酸化膜１２で覆われてい
るとともに、ソース領域６およびドレイン領域８０表面
にはソース電極１４、ドレイン電極１６が形成され、チ
ャンネル領域１０を覆う酸化膜１３は他の部分より薄く
設定され、この薄い酸化膜１３の表面には、アルミニウ
ムなどの蒸着によってゲート電極１８が形成されている
。
従来、このような電界効果トランジスタでは、半導体基
板２の表面に、ソース領域６、ドレイン領域８およびチ
ャンネル領域１０を形成する部分を考慮することなく、
無差別に不純物の拡散またはイオン注入を行ってｐウェ
ル４を形成しているので、ｐウェル４の中心およびその
表面層が最も高い不純物濃度となり、その平面方向およ
び深さ方向に濃度勾配を呈する。すなわち、チャンネル
領域１０の不純物濃度もソース領域６およびドレイン領
域８の近傍の不純物濃度も均一なプロファイルとなって
いる。
板２の表面に、ソース領域６、ドレイン領域８およびチ
ャンネル領域１０を形成する部分を考慮することなく、
無差別に不純物の拡散またはイオン注入を行ってｐウェ
ル４を形成しているので、ｐウェル４の中心およびその
表面層が最も高い不純物濃度となり、その平面方向およ
び深さ方向に濃度勾配を呈する。すなわち、チャンネル
領域１０の不純物濃度もソース領域６およびドレイン領
域８の近傍の不純物濃度も均一なプロファイルとなって
いる。
このため、この種の電界効果トランジスタでは、周波数
特性、耐圧、闇値電圧ｖｔｎなどの電気的特性が固定し
、これらの特性を任意に設定することが困難であり、特
性の異なるデバイスを同一半導体基板上に任意に形成す
ることができなかった。
特性、耐圧、闇値電圧ｖｔｎなどの電気的特性が固定し
、これらの特性を任意に設定することが困難であり、特
性の異なるデバイスを同一半導体基板上に任意に形成す
ることができなかった。
また、従来のものは、チャンネル領域１０の不純物濃度
が一様であるため、半導体装置が双方向性となり、方向
性を設定することができなかった。
が一様であるため、半導体装置が双方向性となり、方向
性を設定することができなかった。
そこで、この発明は、周波数特性、耐圧、闇値電圧ＶＴ
Ｈなどの電気的特性が任意に設定でき、しかも、方向性
を持たせた半導体装置を提供しようとするものである。
Ｈなどの電気的特性が任意に設定でき、しかも、方向性
を持たせた半導体装置を提供しようとするものである。
〔問題点を解決するための手段〕
この発明を第１図および第２図に示す実施例を参照して
説明する。
説明する。
すなわち、−導電型の半導体基板２０に設置した反対導
電型の導電領域（ｐウェル２２）に、ソース領域２６お
よびドレイン領域２８が設置されている。これらソース
領域２６およびドレイン領域２８の間には、チャンネル
領域２４が形成され、このチャンネル領域２４には、ゲ
ート電極３８が臨ませられている。
電型の導電領域（ｐウェル２２）に、ソース領域２６お
よびドレイン領域２８が設置されている。これらソース
領域２６およびドレイン領域２８の間には、チャンネル
領域２４が形成され、このチャンネル領域２４には、ゲ
ート電極３８が臨ませられている。
′このような半導体装置において、前記チャンネル領域
２４の不純物濃度に勾配を持たせ、不純物濃度の低い部
分２２ａとその高い部分２２ｂが形成されている。
２４の不純物濃度に勾配を持たせ、不純物濃度の低い部
分２２ａとその高い部分２２ｂが形成されている。
このような構成によって、チャンネル領域２４の不純物
濃度に勾配を持たせ、その不純物を分布させることによ
り、その不純物濃度分布に応じてドリフト効果が生じて
周波数特性および耐圧が改善されるとともに、方向性を
生じる。
濃度に勾配を持たせ、その不純物を分布させることによ
り、その不純物濃度分布に応じてドリフト効果が生じて
周波数特性および耐圧が改善されるとともに、方向性を
生じる。
以下、この発明の半導体装置の実施例を図面を参照して
詳細に説明する。
詳細に説明する。
第１図および第２図は、この発明の半導体装置の実施例
を示し、第１図はその平面構造、第２図はその■−■線
に沿う断面を表している。
を示し、第１図はその平面構造、第２図はその■−■線
に沿う断面を表している。
第１図および第２図において、Ｎ型シリコンなどの一導
電型の半導体基板２０に反対導電型の導電領域としての
ｐウェル２２が二方向から形成されている。このｐウェ
ル２２のほぼ中心領域の不純物濃度が低い部分２２ａと
、不純物濃度が高い部分２２ｂとに跨ってチャンネル領
域２４となるように、ｐウェル２２とは反対導電型のソ
ース領域２６およびドレイン領域２８が形成されている
。
電型の半導体基板２０に反対導電型の導電領域としての
ｐウェル２２が二方向から形成されている。このｐウェ
ル２２のほぼ中心領域の不純物濃度が低い部分２２ａと
、不純物濃度が高い部分２２ｂとに跨ってチャンネル領
域２４となるように、ｐウェル２２とは反対導電型のソ
ース領域２６およびドレイン領域２８が形成されている
。
この実施例では、チャンネル領域２４の中央部に ′ｐ
ルウエル２の一方からの周縁部が置かれており、チャン
ネル領域２４を中心にして不純物濃度が変化している。
ルウエル２の一方からの周縁部が置かれており、チャン
ネル領域２４を中心にして不純物濃度が変化している。
半導体基板２０、ｐウェル２２、ソース領域２６および
ドレイン領域２８の表面は、酸化膜３０で覆われている
とともに、ソース領域２６およびドレイン領域２８の表
面にはソース電極３２、ドレイン電極３４が形成されて
いる。
ドレイン領域２８の表面は、酸化膜３０で覆われている
とともに、ソース領域２６およびドレイン領域２８の表
面にはソース電極３２、ドレイン電極３４が形成されて
いる。
そして、チャンネル領域２４を覆う酸化膜３６は、他の
部分より薄く設定され、その表面にはアルミニウムなど
の蒸着によってゲート電極３８が形成されている。
部分より薄く設定され、その表面にはアルミニウムなど
の蒸着によってゲート電極３８が形成されている。
このように、ｐウェル２２を構成する導電領域の不純物
濃度の分布が段階的に変化する領域をチャンネル領域２
４に設定すれば、それに応じたドリフト効果が得られ、
周波数特性、ダイナミック耐圧などの電気的特性の改善
に加えて、従来の双方向性から一方向性の半導体装置と
して構成される。
濃度の分布が段階的に変化する領域をチャンネル領域２
４に設定すれば、それに応じたドリフト効果が得られ、
周波数特性、ダイナミック耐圧などの電気的特性の改善
に加えて、従来の双方向性から一方向性の半導体装置と
して構成される。
次に、この発明の半導体装置の製造方法を第３図ないし
第５図を参照して説明する。
第５図を参照して説明する。
すなわち、この実施例は、ｐウェル２２を不純物の拡散
によって形成する場合を示しており、第３図に示すよう
に、半導体基板２０の表面にレジスト膜４０を形成して
その表面を覆うとともに、レジスト膜４０に選択的に不
純物拡散用の開口４２を形成する。この場合、チャンネ
ル領域となる部分は、レジスト膜４０で覆い、その周辺
部に開口４２を形成し、その間口４２から半導体基板２
０の表面層にボロンなどの不純物原子を拡散する。
によって形成する場合を示しており、第３図に示すよう
に、半導体基板２０の表面にレジスト膜４０を形成して
その表面を覆うとともに、レジスト膜４０に選択的に不
純物拡散用の開口４２を形成する。この場合、チャンネ
ル領域となる部分は、レジスト膜４０で覆い、その周辺
部に開口４２を形成し、その間口４２から半導体基板２
０の表面層にボロンなどの不純物原子を拡散する。
不純物の拡散状態は、第４図に示すように、開口４２か
ら遠ざかるに従って不純物濃度が低下する。この場合、
ｐウェル２２の周縁部は両側の開口４２から拡散される
不純物同士が重なるが、開口４２から遠くなるに従って
不純物濃度が低下するので、開口４２の直下より低下し
たものとなるとともに、不純物の拡散量および開口４２
の位置によってチャンネル領域となる部分の不純物濃度
を制御することができる。
ら遠ざかるに従って不純物濃度が低下する。この場合、
ｐウェル２２の周縁部は両側の開口４２から拡散される
不純物同士が重なるが、開口４２から遠くなるに従って
不純物濃度が低下するので、開口４２の直下より低下し
たものとなるとともに、不純物の拡散量および開口４２
の位置によってチャンネル領域となる部分の不純物濃度
を制御することができる。
このようにｐウェル２２を局部的に不純物濃度を制御し
て形成した後、ｐウェル２２には、第５図に示すように
、特定の不純物濃度が得られている領域がチャンネル領
域２４となるように、ソース領域２６およびドレイン領
域２８を通常の製造工程に従って設置する。
て形成した後、ｐウェル２２には、第５図に示すように
、特定の不純物濃度が得られている領域がチャンネル領
域２４となるように、ソース領域２６およびドレイン領
域２８を通常の製造工程に従って設置する。
そして、半導体基板２０、ｐウェル２２、ソース領域２
６およびドレイン領域２８の表面に形成された酸化膜３
０のソース領域２６およびドレイン領域２８にそれぞれ
ソース電極３２、ドレイン電極３４を形成するとともに
、チャンネル領域 。
６およびドレイン領域２８の表面に形成された酸化膜３
０のソース領域２６およびドレイン領域２８にそれぞれ
ソース電極３２、ドレイン電極３４を形成するとともに
、チャンネル領域 。
２４を覆う酸化膜３６の表面にゲート電極３８を形成し
、第１図および第２図に示す半導体装置が得られる。
、第１図および第２図に示す半導体装置が得られる。
この半導体装置では、ｐウェル２２のチャンネル領域２
４に設定される部分の不純物濃度が任意に制御でき、ま
た、その制御は、同一の半導体基板上の所望の位置で部
分的に行うことができ、周波数特性、闇値、耐圧などの
電気的特性が異なるものを同時に得ることができる。
４に設定される部分の不純物濃度が任意に制御でき、ま
た、その制御は、同一の半導体基板上の所望の位置で部
分的に行うことができ、周波数特性、闇値、耐圧などの
電気的特性が異なるものを同時に得ることができる。
なお、この実施例ではｐウェル２２を不純物拡散によっ
て形成したが、ｐウェル２２は、イオン注入によって形
成してもよい。
て形成したが、ｐウェル２２は、イオン注入によって形
成してもよい。
また、実施例では、Ｎ型の半導体基板にｐウェルを形成
した場合について説明したが、この発明は、Ｐ型の半導
体基板にｎウェルを形成する場合にも同様に適用できる
。
した場合について説明したが、この発明は、Ｐ型の半導
体基板にｎウェルを形成する場合にも同様に適用できる
。
以上説明したように、この発明によれば、チャンネル領
域の不純物濃度分布を段階的に異ならせたので、ドリフ
ト効果が得られ、周波数特性、耐圧などの電気的特性が
改善できるとともに、方向性を設定でき、また、同一半
導体基板上で閾値、周波数特性、耐圧などの電気的特性
の異なるものを構成できる。
域の不純物濃度分布を段階的に異ならせたので、ドリフ
ト効果が得られ、周波数特性、耐圧などの電気的特性が
改善できるとともに、方向性を設定でき、また、同一半
導体基板上で閾値、周波数特性、耐圧などの電気的特性
の異なるものを構成できる。
第１図はこの発明の半導体装置の実施例の平面構造を示
す説明図、第２図は第１図のｎ−ｎ線に沿う断面図、第
３図は半導体基板に設置したレジスト膜およびその開口
を示す平面図、第４図は不純物拡散の状況を示す断面図
、第５図は不純物拡散の他の実施例を示す断面図、第６
図は一般的な電界効果トランジスタの電極配置を示す平
面図、第７図は第６図の■−■線に沿う断面図である。 ２０・・・半導体基板、２２・・・導電領域としてのｐ
ウェル、２２ａ・・・不純物濃度の低い部分、２２ｂ・
・・不純物濃度の高い部分、２４・・・チャンネル領域
、２６・・・ソース領域、２８・・・ドレイン領域、３
８・・・ゲート電極。 １１３図 ＄４因 第５図
す説明図、第２図は第１図のｎ−ｎ線に沿う断面図、第
３図は半導体基板に設置したレジスト膜およびその開口
を示す平面図、第４図は不純物拡散の状況を示す断面図
、第５図は不純物拡散の他の実施例を示す断面図、第６
図は一般的な電界効果トランジスタの電極配置を示す平
面図、第７図は第６図の■−■線に沿う断面図である。 ２０・・・半導体基板、２２・・・導電領域としてのｐ
ウェル、２２ａ・・・不純物濃度の低い部分、２２ｂ・
・・不純物濃度の高い部分、２４・・・チャンネル領域
、２６・・・ソース領域、２８・・・ドレイン領域、３
８・・・ゲート電極。 １１３図 ＄４因 第５図
Claims (1)
- 一導電型の半導体基板に設置した反対導電型の導電領域
に、ソース領域およびドレイン領域を設置し、これらソ
ース領域およびドレイン領域の間に形成されたチャンネ
ル領域にゲートを臨ませてなる半導体装置において、前
記チャンネル領域の不純物濃度に勾配を持たせたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070365A JPS61229366A (ja) | 1985-04-03 | 1985-04-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60070365A JPS61229366A (ja) | 1985-04-03 | 1985-04-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61229366A true JPS61229366A (ja) | 1986-10-13 |
| JPH0550863B2 JPH0550863B2 (ja) | 1993-07-30 |
Family
ID=13429336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60070365A Granted JPS61229366A (ja) | 1985-04-03 | 1985-04-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61229366A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4975288A (ja) * | 1972-11-22 | 1974-07-19 | ||
| JPS549589A (en) * | 1977-05-05 | 1979-01-24 | Centre Electron Horloger | Ic using complementary mos transistor |
-
1985
- 1985-04-03 JP JP60070365A patent/JPS61229366A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4975288A (ja) * | 1972-11-22 | 1974-07-19 | ||
| JPS549589A (en) * | 1977-05-05 | 1979-01-24 | Centre Electron Horloger | Ic using complementary mos transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550863B2 (ja) | 1993-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970338A (en) | Method of producing an EEPROM semiconductor structure | |
| US3996655A (en) | Processes of forming insulated gate field effect transistors with channel lengths of one micron in integrated circuits with component isolated and product | |
| US4316203A (en) | Insulated gate field effect transistor | |
| US3883372A (en) | Method of making a planar graded channel MOS transistor | |
| US5043788A (en) | Semiconductor device with functional portions having different operating voltages on one semiconductor substrate | |
| EP0130508A1 (en) | Field effect transistor of the vertical MOS type | |
| JPS60186053A (ja) | 薄膜相補型ｍｏｓ回路 | |
| US4228447A (en) | Submicron channel length MOS inverter with depletion-mode load transistor | |
| JP2510599B2 (ja) | 電界効果トランジスタ | |
| JP3264724B2 (ja) | 半導体装置 | |
| JPS61229366A (ja) | 半導体装置の製造方法 | |
| JPH04346272A (ja) | 半導体装置及びその製造方法 | |
| JPS63278273A (ja) | 半導体装置 | |
| JPS61229367A (ja) | 半導体装置およびその製造方法 | |
| JPH04294585A (ja) | 縦型ｍｏｓ半導体装置の製造方法 | |
| JPH01292862A (ja) | 半導体装置 | |
| JPH04162477A (ja) | 薄膜トランジスタ | |
| JP2532471B2 (ja) | 半導体装置 | |
| KR940022796A (ko) | 트랜지스터 격리방법 | |
| JPS61100975A (ja) | 接合形電界効果トランジスタ | |
| KR940006683B1 (ko) | Nand형 rom셀의 제조방법 및 그 구조 | |
| JPH0550864B2 (ja) | ||
| JPH04192365A (ja) | 半導体装置 | |
| JPH01251663A (ja) | 電界効果トランジスタ | |
| JPS61292373A (ja) | 半導体装置 |