JPS6123337A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体集積回路装置に
適用して特に有効な技術に関し、例えば縦型のバイポー
ラトランジスタにより構成されるバイポーラ集積回路に
利用して有効な技術に関する。

［背景技術］ 従来ノハイボーラ集積回路番こおけるバイポーラトラン
ジスタの一般的な形成方法とその構造は、例えば日経エ
レクトロニクス１９８１年９月２８日号（Ｎｏ、２７４
）１２２頁等において知られている。第１図はそのよう
な公知のバイポーラトランジスタの一構成例を示すもの
である。

すなわち、バイポーラトランジスタは、Ｐ型シリコンか
らなる半導体基板１上に、酸化膜を形成してからこの酸
化膜の適当な位置に埋込み拡散用パターンの穴をあけ、
この酸化膜をマスクとしてひ素もしくはアンチモン等の
Ｎ型不純物を熱拡散して部分的にＮ＋埋込層２を形成す
る。

そして、上記酸化膜を除去してからチャンネルストッパ
用のＰ＋型拡散層３を形成し、その上に気相成長法によ
りＮ−型エピタキシャル層４を成長させ、その表面に酸
化膜（Ｓｉ０２）と窒化膜（ＳＮ　３　Ｎ４　）を形成
する。その後、ホトエツチングにより上記酸化膜と窒化
膜を部分的に除去し、これをマスクとしてその部分のシ
リコンをエピタキシャル層の約半分の厚さエツチングし
た後、分離用の比較的厚い酸化膜５を形成し、窒化膜を
取　　・り除く。

それから、再び窒化膜等でマスクしてコレクタ領域の引
上げ口となる部分にリン等のＮ型不純物の選択熱拡散処
理によってＮ中型拡散層６を形成し、またＮ−型エピタ
キシャル層４上には同じく選択熱拡散処理によりＰ型ベ
ース領域７を形成してから、このＰ型ベース領域７内に
選択熱拡散処理によってＮ＋型エミッタ領域８を形成す
ることにより、第１図に示すようなＮＰＮ型のバイポー
ラトランジスタが形成されていた。

しかしながら、上記のような酸化膜分離法が適用された
バイポーラ集積回路では、同図に示すように、熱酸化に
よる分離用酸化膜５の成長が比較的遅いので、酸化膜５
はＮ−型エピタキシャル層４よりも少し厚くなる程度に
形成されていた。そのため、Ｎ十埋込層２の側部が酸化
膜５によって分断される構造とならず、Ｎ＋埋込層（コ
レクタ）２と基板１との接触面積が大きくなる。その結
果、コレクタと基板間の接合容量が大きくなって、トラ
ンジスタの動作速度が遅くなるという問題点がある。

上記の場合、Ｐ型半導体基板１の濃度を低くしてやれば
、Ｎ″−埋込層２と基板ｌとの接合部で空乏層の広がり
が大きくなってコレクタ・基板間の接合容量を下げてや
ることができる。ところが、基板■の濃度を低くすると
それだけ基板の比抵抗が高くなり、基板に電流が流れた
ときに基板電位が浮き上がって、隣接する２つのトラン
ジスタのコレクタ間に存在する寄生のトランジスタもし
くはサイリスタが導通されるおそれがあることが分かっ
た。、 ［発明の目的］ この発明の目的は、半導体基板の主面に埋込層が形成さ
れ、この埋込層の上にエピタキシャル層が形成されて、
このエピタキシャル層内にベース領域とエミッタ領域お
よびコレクタ引上げ口が形成されてなる縦型のバイポー
ラトランジスタからなる半導体集積回路装置において、
トランジスタの動作速度を向上させるとともに、寄生の
トランジスタ等の導通を防止して信頼性を高めることが
できるようにした半導体技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要、］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、比較的濃度の高いＰ型半導体基板の上にこれ
よりも濃度の低いＰ−型のエピタキシャル層を成長させ
、このエピタキシャル層の表面にＮ＋埋込層を形成して
から、その上にＮ−型エピタキシャル層を成長させてそ
の内側にベース、エミッタ領域およびコレクタ引上げ口
となる拡散層を形成した構造とするとともに、上記トラ
ンジスタ素子の周囲は、上記Ｐ−型のエピタキシャル層
を貫通してＰ型基板にまで達するように形成した溝掘り
分離領域で分離させるように構成する。これによって、
Ｎ＋埋込層の接合面積を減少させ、かつＮ十埋込層が低
濃度のＰ−型領域と接合されるようにしてコレクタと基
板間の接合容量を低減させ、トランジスタの動作速度を
向上させるとともに、高濃度の基板を用いたことによ・
り基板の比抵抗を小さくして、基板電位の浮上がりによ
る寄生トランジスタ等の導通を防止して信頼・性を向上
させるという上記目的を達成するものである。

［実施例］ 第２図〜第５図には１本発明をバイポーラ集積回路に適
用した場合の一実施例が製造工程順に示されている。

この実施例では、先ず０．５〜２Ωｃｍ程度の比抵抗を
持つ比較的高濃度のＰ型車結晶シリコン基板１の上に、
気相成長法により低濃度のＰ−型エピタキシャル層１１
を２〜３μｍ程度の厚みになるように成長させる。それ
から、このＰ、−型エピタキシャル層ＩＩの表面に、酸
化膜１２を形成し、この酸化膜１２をマスクとしてＮ型
不純物を熱拡散させて部分的にＮ＋埋込層２を形成して
第２図の状態となる。上記の場合、Ｐ−型エピタキシャ
ル層１１は、例えば１０Ωｃ’ｍ程度の比抵抗を有する
ような濃度で形成してやるのがよい。

その後１表面の酸化膜１２を除去した後、Ｎ＋埋込層２
の表面からＰ−型エピタキシャル層１１の表面にかけて
全面的にＮ−型エピタキシャル層４を気相成長法により
形成する。しかる後、Ｎ−型エピタキシャル層４の表面
に酸化膜１３と窒化膜１４を形成してから、分離領域が
形成されるべき部分（素子活性領域の周囲）の酸化膜１
３と窒化膜１４を部分的に除去する。そして、これをマ
スクとしてドライエツチング等により、上記Ｎ−型エピ
タキシャル層４およびＰ−型エピタキシャル層１１もし
くはＮ＋埋込層２を貫通しＰ型基板１に達するような深
いＵ溝１５を形成して、第３図の状態となる。

第３図の状態の後は、熱酸化を行なってＵ溝１５の内側
に酸化膜１Ｇを形成してから、基板の主面上全体に亘っ
てポリシリコンをＣＶＤ法（ケミカル・ベイパー・デポ
ジション法）により比較的厚くデポジションして、Ｕｉ
１５内にポリシリコンを充填させる。そして、デポジシ
ョンされた上記基板上のポリシリコン層をドライエツチ
ングによってエツチングして平坦化し、Ｕ溝１５内にポ
リシリコン１７が残るようにする。それから、熱酸化を
行なってＵ溝内のポリシリコン１７の表面を酸化して酸
化膜１８を形成し、第４図の状態となる。

次に、コレクタ引上げ口が形成されるべき部分の基板主
面」二の窒化膜１４を除去してから、ホ１−レジスト等
をマスクとしてＮ型不純物のイオン打込みを行なって熱
拡散させ、コレクタ引上げ口となるＮ型拡散層６を形成
する。その後、素子活性領域上の窒化膜１４を除去して
から、基板の主面上にベース領域を形成するためのＰ型
不純物のイオン打込みと熱処理を行なってベース用拡散
層７を形成する。

ソシて１次に、上記酸化膜１３および１８上に再び窒化
膜１９を形成してからエミッタ領域となる部分の窒化膜
１９および酸化膜１３をエツチングにより除去してから
、窒化膜１４上全体にＣＶＤ法によりポリシリコンを薄
くデポジションさせる。それから、このポリシリコン層
に対して、ひ素のようなＮ型不純物のイオン打込みを行
なってから、熱処理を施してポリシリコン層からの拡散
によってエミッタ用拡散層８を形成する。次に、上記ポ
リシリコン層の不用な部分をホトエツチングにより除去
して、エミッタ用拡散層８上にポリシリコン電極２０を
残し、第５図の状態となる。

上記の場合、ポリシリコン層からの拡散によってエミッ
タ用拡散層１８を形成しているが、イオン打込みによっ
てエミッタを形成するようにしてもよい。

第５図の状態の後は、窒化膜１９上にＰＳＧ膜（リン・
シリコン・ガラス膜）のような層間絶縁膜をＣＶＤ法に
より形成し、ホトレジストをマスクにしてエツチングを
行ない、□ベース、エミッタおよびコレクタの各電極部
のコンタクトホールを形成する。その後、基板全体にア
ルミニウム等の配線、電極材料を蒸着してから、ホトエ
ツチングによりアルミ電極およびアルミ配線を形成し、
その上に５ｉ０２膜のようなファイナルパッシベーシゴ
ン膜を形成することにより完成状態にされる。

上記実施例によると、トランジスタのコレクタ領域とな
るＮ＋埋込層２の下面が、低濃度のＰ−檜エピタキシャ
ル層１１と接合されるようになるため、Ｎ＋埋込層２と
Ｐ−型エピタキシャル層１１と′の接合部に形成される
空乏層が、第１図に示すように、Ｎ＋埋込層２がＰ型基
板ｌに直接接合される構造に比べて広くなる。そのため
、コレクタ・基板間の接合容量が小さくなってトランジ
スタの動作速度が向上される。

しかも、上記実施例では、Ｕ溝分離領域でＮ＋埋込層２
を分断しているため、Ｎ＋埋込層２の側面はＵ溝分離領
域と接触される。そのため、Ｎ＋埋込層２と基板（実施
例ではＰ−型エピタキシャル層１１）との接合面積も、
第１図の構造に比べて少なくなり、その分コレクタ・基
板間の接合容量が小さくされる。その結果、コレクタ・
基板間の接合容量が第１図の構造に比べて１／２〜１／
３に減少されるようになる。

また、上記実施例では、Ｕ溝分離領域がＰ−型エピタキ
シャル層１１を貫通する位置まで達するように形成され
ているため、基板抵抗としては、Ｐ型基板ｌの比抵抗の
みが効いて来るようになる。

しかるに、Ｐ型基板１は前述したように高濃度にされて
いるので、基板抵抗は小さくなる。そのため、基板ｌに
電流が流れたしても、基板電位の浮上がりが小さくなる
。その結果、隣接するトランジスタのコレクタ（Ｎ＋埋
込層）間に寄生するトランジスタが、基板電位の変動で
導通されるおそれが少なくなり、装置の信頼性が向上さ
れる。

しかも、上記実施例によれば、Ｐ型基板１の濃度とＰ−
型エピタキシャル層１１の濃度および厚みを、各々独立
に設定することができるので、コレクタ・基板間の接合
容量と基板抵抗をそれぞれ別個に最適化することができ
る。

さらに、上記実施例では、Ｕ溝分離領域がＰ型基板１に
達するように深く形成されているため、Ｕ溝分離領域の
下方にチャンネルストッパ層を形成する必要がなくなる
という利点がある。

また、Ｐ型基板１の上にＰ−型エピタキシャル層１１を
成長させて、その上に第１図と同じ構造のトランジスタ
および分離用酸化膜を形成することも考えられるが、そ
の場合には、分離用酸化膜５の下に、比較的厚いＰ−型
エピタキシャル層１１を完全に貫通するようにＰ＋型の
チャンネルストッパ層３を形成しなければ、素子間の完
全なアイソレーションが行なえなくなる。

しかしながら、そのような厚いチャンネルストッキパ層
３を形成するには、ボロンのようなＰ型不純物を高濃度
に打ち込まなければならない。そのため、それによって
欠陥マージンがなくなるとともに、チャンネルストッパ
層３の横方向の広がりも大きくなって、分離領域が大き
くなったり、Ｎ＋埋込層２との接触面積が大きくなって
Ｎ＋埋込層２の側面での空乏層が拡がり狭くなって、か
えってコレクタ・基板間の接合容量が増大されるおそれ
がある。

これに対し、上記実施例のように、Ｕ溝分離法にを適用
して素子間の分離を行なうようにすると、比較的に深い
Ｕ溝分離領域を簡単に形成して、上記のようなチャンネ
ルストッパ層の形成に伴なう不都合を避けることができ
る。

ただし、酸化膜分離法を適用して、Ｐ−型エピタキシャ
ル層１１を貫通するように分離用酸化膜５を形成してや
れば、上記実施例に比べて素子分離領域の面積は大きく
なるが、同じような効果を得ることは可能である。

なお、Ｎ−型エピタキシャル層４の上に形成されるバイ
ポーラトランジスタの構造およびそのプロセスは、上記
実施例のものに限定されるものでなく１例えば、グラフ
トベース構造やＳＳＴ　（スーパー・セルフアライメン
ト・トランジスタ）構造のトランジスタやベースとコレ
クタ間に分離領域が形成された構造その他種々の変形例
が考えられる。

［効果］ （１）比較的濃度の高いＰ型半導体基板の上に、これよ
りも濃度の低いＰ−型のエピタキシャル層を成長させ、
このエピタキシャル層の表面にＮ＋埋込層を形成してか
ら、その上にＮ−型エピタキシャル層を成長させてその
内側にベース、エミッタ領域およびコレクタ引上げ口と
なる拡散層を形成してなるので、Ｎ＋埋込層が低濃度の
Ｐ−型領域（エピタキシャル層）と接合されるようにな
るという作用により、コレクタ・基板間の接合容量が低
減され、これによってトランジスタの動作速度が向上さ
れるという効果がある。　　。

（２）比較的濃度の高いＰ型半導体基板の上に、これよ
りも濃度の低いＰ−型のエピタキシャル層を成長させ、
このエピタキシャル層の表面にＮ＋埋込層を形成してか
ら、その上にＮ−型エピタキシャル層を成長させてその
内側にベース、エミッタ領域およびコレクタ引上げ口を
形成してなるので、基板の抵抗が小さくなって基板に電
流が流れたときの基板電位の浮上がりが減少されるとい
う作用により、寄生トランジスタ等の導通が防止され信
頼性が向上されるという効果がある。

（３）比較的濃度の高いＰ型半導体基板の上に。

これよりも濃度の低いＰ−型のエピタキシャル層を成長
させ、このエピタキシャル層の表面にＮ＋埋込層を形成
してから、その上にＮ−型エピタキシャル層を成長させ
てその内側にベース、エミッタ領域およびコレクタ引上
げ口を形成するとともに、上記トランジスタ素子の周囲
は、」二記Ｐ−型のエピタキシャル層を貫通してＰ型基
板まで達するように形成した溝掘り分離領域で分離させ
るようにしてなるので、Ｎ＋埋込層が低濃度のＰ−型領
域と接合されるようになり、かっＮ＋埋込層の接合面積
が減少されるという作用により、コレクタ・基板間の接
合容量がさらに低減されてトランジスタの動作速度が向
上されるようになるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、前記実施例にお
いてはＵ字状の溝を形成して分離領域を形成しているが
、溝の形状は７字状等であってもよい。また、分離領域
の構造は実施例のものに限らず、酸化膜１６の内側に窒
化膜を形成し、その内側に誘電体を充填したもの等であ
ってもよい。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラ集積回路
に適用したものについて説明したが、それに限定される
ものでなく、ＭＯ３集積回路において、同一の基板」二
にＭＯＳトランジスタとともにバイポーラトランジスタ
を形成する場合にも利用できるものである。　　　　　
　　□

【図面の簡単な説明】

第１図は、従来のバイポーラトランジスタの構造の一例
を示す断面図、 第２図〜第５図は１本発明をバイポーラ集積回路に適用
した場合の一実施例を製造工程順に示す断面図である。 ■・・・・半導体基板、２・・・・Ｎ十埋込層、３・・
・・チャンネルストッパ層、４・・・・Ｎ−型エピタキ
シャル層、５・・・・分離用酸化膜、６・・・・Ｎ型拡
散層（コレクタ引上げ口）、７・・・・ベース領域、８
・・・・エミッタ領域、１１・・・・Ｐ−型エピタキシ
ャル層、１２．１３・・・・酸化膜、１４・・・・窒化
膜、１５・・・・Ｕ溝、１６・・・・絶縁膜（酸化膜）
１７・・・・ポリシリコン、Ｉ８・・・・酸化膜、１９
・・・・窒化膜、２０・・・・ポリシリコン電極。 第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に、該半導体基板と同じ導電型でこれ
   よりも濃度の低い第１のエピタキシャル層が形成され、
   このエピタキシャル層の表面にこれとは異なる導電型の
   埋込層が形成され、さらにこの埋込層の上にはこれと同
   じ導電型の第２のエピタキシャル層が形成されて、この
   第２のエピタキシャル層上に、ベース領域、エミッタ領
   域およびコレクタ引上げ口となる拡散層がそれぞれ形成
   されているとともに、これらの拡散層からなるトランジ
   スタ素子の周囲には、上記第１と第２のエピタキシャル
   層を貫通して元の半導体基板表面まで達するように形成
   された分離領域が形成されてなることを特徴とする半導
   体装置。 ２、上記分離領域は、半導体基板の主面に第１と第２の
   エピタキシャル層を貫通して元の半導体基板表面まで達
   するように形成された溝の内側に絶縁膜が形成され、こ
   の絶縁膜の内側に誘電体が充填されてなる溝掘り分離領
   域であることを特徴とする特許請求の範囲の第１項記載
   の半導体装置。