JPS6352469B2 - - Google Patents
Info
- Publication number
- JPS6352469B2 JPS6352469B2 JP58172603A JP17260383A JPS6352469B2 JP S6352469 B2 JPS6352469 B2 JP S6352469B2 JP 58172603 A JP58172603 A JP 58172603A JP 17260383 A JP17260383 A JP 17260383A JP S6352469 B2 JPS6352469 B2 JP S6352469B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- conductive path
- package
- metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はIC搭載用パツケージであるチツプキ
ヤリアおよびその製造方法に関するものである。
ヤリアおよびその製造方法に関するものである。
現在、民生用、産業用などの電子機器では、、
ICチツプを搭載するパツケージに、中央部にチ
ツプを搭載するキヤビテイをもつ長方形状パツケ
ージで、両長辺にピン型の端子が等間隔に配列さ
れたDual In−Iine Package(以下、DIPという)
が多量に使用されている。
ICチツプを搭載するパツケージに、中央部にチ
ツプを搭載するキヤビテイをもつ長方形状パツケ
ージで、両長辺にピン型の端子が等間隔に配列さ
れたDual In−Iine Package(以下、DIPという)
が多量に使用されている。
しかし、DIPでは端子数が多くなるに従いチツ
プ外形とパツケージ外形とのアンバランスが大と
なり、実装効率が著しく低下し、DIPを主体にし
た今までのパツケージ技術は、LSIに適合した新
しい技術へと変遷しつつある。
プ外形とパツケージ外形とのアンバランスが大と
なり、実装効率が著しく低下し、DIPを主体にし
た今までのパツケージ技術は、LSIに適合した新
しい技術へと変遷しつつある。
このようなニーズに応え、端子数の多いLSIチ
ツプを効率的に実装するパツケージとして、フラ
ツトパツク、チツプキヤリアなどがあり、特にチ
ツプキヤリアは汎用性が高く、検査も容易であ
り、さらに安価であるため高密度実装に適したも
のであり、今後一層の使用量の増加が予想されて
いる。
ツプを効率的に実装するパツケージとして、フラ
ツトパツク、チツプキヤリアなどがあり、特にチ
ツプキヤリアは汎用性が高く、検査も容易であ
り、さらに安価であるため高密度実装に適したも
のであり、今後一層の使用量の増加が予想されて
いる。
現在使用されているチツプキヤリアの主流は、
パツケージがセラミツク材によつて形成されてい
るセラミツク製チツプキヤリアであり、その他パ
ツケージがプラスチツク材によつて形成されてい
るプラスチツク製チツプキヤリアがある。
パツケージがセラミツク材によつて形成されてい
るセラミツク製チツプキヤリアであり、その他パ
ツケージがプラスチツク材によつて形成されてい
るプラスチツク製チツプキヤリアがある。
しかし、前者は導体として貴金属ペーストを使
用し、しかも高温で焼成する工程が複雑であるた
め高価なものとなり、一方後者は安価に製造する
ことが可能ではあるが、パツケージがプラスチツ
ク材で形成されているため熱抵抗が大きく、発熱
量の大きいチツプの搭載が困難であるという欠点
を有している。
用し、しかも高温で焼成する工程が複雑であるた
め高価なものとなり、一方後者は安価に製造する
ことが可能ではあるが、パツケージがプラスチツ
ク材で形成されているため熱抵抗が大きく、発熱
量の大きいチツプの搭載が困難であるという欠点
を有している。
本発明は前記従来技術の欠点に鑑みなされたも
ので、その目的はパツケージを金属材によつて形
成することによつて、放熱性に優れたチツプキヤ
リアおよびその製造方法を提供することにある。
ので、その目的はパツケージを金属材によつて形
成することによつて、放熱性に優れたチツプキヤ
リアおよびその製造方法を提供することにある。
第1の本発明に係るチツプキヤリアは、半導体
チツプを搭載するパツケージを金属材によつて形
成した点、およびパツケージを表裏二重構造と
し、かつ表裏いずれか一方の金属板を分割した点
に特徴があり、この構成によつて前記目的が達成
される。
チツプを搭載するパツケージを金属材によつて形
成した点、およびパツケージを表裏二重構造と
し、かつ表裏いずれか一方の金属板を分割した点
に特徴があり、この構成によつて前記目的が達成
される。
また、第2の本発明に係るチツプキヤリアの製
造方法は、平板状基板の表面に導電性被膜を形成
し、この被膜上にめつきレジストによつて内部電
極部と外部接続用端子部とを有する導電路の展開
パターンを形成した後、この導電路展開パターン
上に導体パターンめつきを施し、さらにこの導体
めつき面上に絶縁性被膜を形成し、次いでパツケ
ージを形成する第1の金属板を前記導電路展開パ
ターン中央部上に接続するとともに、該第1の金
属板外形に整合し2以上に分割された第2の金属
板を前記導電路展開パターン端部上に接着し、前
記平板状基板を剥した後、前記導電路が外側とな
るように前記第1の金属板と第2の金属板とを重
ね合わせて一体化することを特徴とし、この構成
によつて前記目的が達成される。
造方法は、平板状基板の表面に導電性被膜を形成
し、この被膜上にめつきレジストによつて内部電
極部と外部接続用端子部とを有する導電路の展開
パターンを形成した後、この導電路展開パターン
上に導体パターンめつきを施し、さらにこの導体
めつき面上に絶縁性被膜を形成し、次いでパツケ
ージを形成する第1の金属板を前記導電路展開パ
ターン中央部上に接続するとともに、該第1の金
属板外形に整合し2以上に分割された第2の金属
板を前記導電路展開パターン端部上に接着し、前
記平板状基板を剥した後、前記導電路が外側とな
るように前記第1の金属板と第2の金属板とを重
ね合わせて一体化することを特徴とし、この構成
によつて前記目的が達成される。
まず、第1の本発明の実施例を図面に基づいて
説明する。
説明する。
第1図および第2図は第1の本発明に係るチツ
プキヤリアの第1実施例を示す図である。
プキヤリアの第1実施例を示す図である。
これらの図において、チツプキヤリア1は、中
央部に半導体チツプ搭載用の凹部2の形成された
正方形状パツケージ4と、このパツケージ4の対
向側縁部に所定間隔に設けられたそれぞれ5本の
導電路6とから構成されている。
央部に半導体チツプ搭載用の凹部2の形成された
正方形状パツケージ4と、このパツケージ4の対
向側縁部に所定間隔に設けられたそれぞれ5本の
導電路6とから構成されている。
パツケージ4はアルミニウム板、鉄板、銅板等
の金属板で形成されており、上層金属板4Aと2
つに分割された下層金属板4Bとが接着されて一
体となつている。
の金属板で形成されており、上層金属板4Aと2
つに分割された下層金属板4Bとが接着されて一
体となつている。
導電路6はパツケージ4の上面から側縁部を経
て下面にのびており、パツケージ上面の凹部2の
近傍に内部電極部6Aが形成され、パツケージ側
縁部から下面にかけて外部接続用端子部6Bが形
成されている。
て下面にのびており、パツケージ上面の凹部2の
近傍に内部電極部6Aが形成され、パツケージ側
縁部から下面にかけて外部接続用端子部6Bが形
成されている。
導電路6とパツケージ4の外表面との間にはエ
ポキシ樹脂、ポリイミド樹脂、フエノール樹脂等
の絶縁性の被膜8が形成されており、導電路6と
金属材から形成されているパツケージ4とが絶縁
されている。
ポキシ樹脂、ポリイミド樹脂、フエノール樹脂等
の絶縁性の被膜8が形成されており、導電路6と
金属材から形成されているパツケージ4とが絶縁
されている。
半導体チツプ(図示せず)が凹部2内に収納さ
れて内部電極部6Aにチツプが接続され、チツプ
キヤリア1は直接またはソケツト(図示せず)を
介して間接的に印刷配線板(図示せず)上に接続
されるが、チツプキヤリア1のパツケージ4は金
属材で形成されているので、パツケージ4から熱
が大気中に放熱されるので、たとえ発熱量の大き
なチツプの搭載も可能となる。
れて内部電極部6Aにチツプが接続され、チツプ
キヤリア1は直接またはソケツト(図示せず)を
介して間接的に印刷配線板(図示せず)上に接続
されるが、チツプキヤリア1のパツケージ4は金
属材で形成されているので、パツケージ4から熱
が大気中に放熱されるので、たとえ発熱量の大き
なチツプの搭載も可能となる。
第3図〜第5図は第1の本発明に係るチツプキ
ヤリアの第2実施例を示す図である。
ヤリアの第2実施例を示す図である。
これらの図において、チツプキヤリア11は、
パツケージを形成する下層金属板が対角線状に分
割された4個の直角三角形状分割金属板14Bに
よつて形成されている点、および導電路6がパツ
ケージの4辺に設けられている点が前記第1実施
例と異なり、他は前記第1実施例と同様であり、
同一符号を付すことによりその説明は省略する。
パツケージを形成する下層金属板が対角線状に分
割された4個の直角三角形状分割金属板14Bに
よつて形成されている点、および導電路6がパツ
ケージの4辺に設けられている点が前記第1実施
例と異なり、他は前記第1実施例と同様であり、
同一符号を付すことによりその説明は省略する。
第6図および第7図は第1の本発明に係るチツ
プキヤリアの第3実施例を示す図である。
プキヤリアの第3実施例を示す図である。
これらの図においてチツプキヤリア21は、下
層金属板24Bが一枚の金属板で形成され、一
方、上層金属板が対角線状に分割されるととも
に、頂部の切り取られた台形状分割金属板24A
によつて形成されており、下層金属板24Bと上
層金属板内側縁部25とによつてチツプ搭載用凹
部2が形成されるようになつている。
層金属板24Bが一枚の金属板で形成され、一
方、上層金属板が対角線状に分割されるととも
に、頂部の切り取られた台形状分割金属板24A
によつて形成されており、下層金属板24Bと上
層金属板内側縁部25とによつてチツプ搭載用凹
部2が形成されるようになつている。
そのため、この第3実施例では金属板にチツプ
搭載用凹部を形成するという面倒な加工作業を省
略することができる。
搭載用凹部を形成するという面倒な加工作業を省
略することができる。
その他は前記実施例と同様であり、同一符号を
付すことによりその説明は省略する。
付すことによりその説明は省略する。
第8図および第9図は第1の本発明に係るチツ
プキヤリアの第4実施例を示すもので、導電路6
と金属性のパツケージ4との間に形成される絶縁
性被膜8がパツケージ4の上下両面および導電路
6の形成されている側縁部全域に形成されてお
り、導電路6はその表面だけを外部に露出させた
状態で被膜8内に埋め込まれ、チツプキヤリア1
Aの表面は平滑面となつている。その他の部分は
前記第1実施例と同様であり、同一符号を付すこ
とによりその説明は省略する。
プキヤリアの第4実施例を示すもので、導電路6
と金属性のパツケージ4との間に形成される絶縁
性被膜8がパツケージ4の上下両面および導電路
6の形成されている側縁部全域に形成されてお
り、導電路6はその表面だけを外部に露出させた
状態で被膜8内に埋め込まれ、チツプキヤリア1
Aの表面は平滑面となつている。その他の部分は
前記第1実施例と同様であり、同一符号を付すこ
とによりその説明は省略する。
この第4実施例ではチツプキヤリア外表面が絶
縁性被膜8で覆われた構造となつているが、この
被膜8の厚さはパツケージの厚さに比べ非常に薄
いものであり、例えば金属製パツケージの厚さ2
〜5mmに対し被膜厚さは10〜20μであり、大気中
への放電効果は導電路6の下面にだけ絶縁性被膜
8の形成されているチツプキヤリア(例えば第1
図に示されるもの)に比べ劣るものではない。
縁性被膜8で覆われた構造となつているが、この
被膜8の厚さはパツケージの厚さに比べ非常に薄
いものであり、例えば金属製パツケージの厚さ2
〜5mmに対し被膜厚さは10〜20μであり、大気中
への放電効果は導電路6の下面にだけ絶縁性被膜
8の形成されているチツプキヤリア(例えば第1
図に示されるもの)に比べ劣るものではない。
また、チツプキヤリアの表面が平滑面であるの
でボンデイング作業がし易いという利点もある。
でボンデイング作業がし易いという利点もある。
次に、第2の本発明に係るチツプキヤリアの製
造方法の第1実施例を第10図〜第18図に基づ
いて説明する。
造方法の第1実施例を第10図〜第18図に基づ
いて説明する。
まず、平滑な表面を有する基板30(通常はス
テンレススチール板またはチタン板)を用意し、
この基板30の表面に導電性被膜31(膜厚0.1μ
〜10μ)を形成する。
テンレススチール板またはチタン板)を用意し、
この基板30の表面に導電性被膜31(膜厚0.1μ
〜10μ)を形成する。
この導電性被膜31は、一般には銅が用いられ
るが、ニツケル、錫、コバルト、鉄、亜鉛等の導
電性金属であれば如何なるものであつてもよい。
この被膜31の形成には、電気めつき、化学めつ
き、真空めつき処理によるが、基板30が硝子、
樹脂等の非導電性材料によつて形成されている場
合には真空めつき処理によつて被膜31を形成す
ることが望ましい。
るが、ニツケル、錫、コバルト、鉄、亜鉛等の導
電性金属であれば如何なるものであつてもよい。
この被膜31の形成には、電気めつき、化学めつ
き、真空めつき処理によるが、基板30が硝子、
樹脂等の非導電性材料によつて形成されている場
合には真空めつき処理によつて被膜31を形成す
ることが望ましい。
次に、第10図、第11図に示されるように、
導電性被膜31の上に内部電極部と外部接続用端
子部とを備えた導電路展開パターンをめつきレジ
スト33によつて形成する。
導電性被膜31の上に内部電極部と外部接続用端
子部とを備えた導電路展開パターンをめつきレジ
スト33によつて形成する。
めつきレジスト材としては、一般的に使われて
いるポジテイブ型レジスト、又はネガテイブ型の
液体フオトレジストを使用するが、導体めつき後
めつきレジストを剥離除去せずに永久マスクとし
てそのまま使用する場合には、エポキシ樹脂、ポ
リイミド樹脂、フエノール樹脂等の絶縁性および
耐熱性に優れた樹脂インクを用いたスクリーン印
刷によつて導電路展開パターンを形成するように
しても良く、その他めつきレジスト材として耐熱
性、絶縁性に優れた感光性フイルムを使用しても
よく、感光性フイルムを用いた場合には電極ピツ
チ間隔が狭くなるほど有効である。
いるポジテイブ型レジスト、又はネガテイブ型の
液体フオトレジストを使用するが、導体めつき後
めつきレジストを剥離除去せずに永久マスクとし
てそのまま使用する場合には、エポキシ樹脂、ポ
リイミド樹脂、フエノール樹脂等の絶縁性および
耐熱性に優れた樹脂インクを用いたスクリーン印
刷によつて導電路展開パターンを形成するように
しても良く、その他めつきレジスト材として耐熱
性、絶縁性に優れた感光性フイルムを使用しても
よく、感光性フイルムを用いた場合には電極ピツ
チ間隔が狭くなるほど有効である。
次に、第12図に示されるように導電路パター
ン部(めつきレジストによつて形成された凹部)
35に銅の導体めつきを施す。この導体めつき部
37によつて内部電極部36Aと外部接続用端子
部36Bとを備える導電路36が形成されること
になる。
ン部(めつきレジストによつて形成された凹部)
35に銅の導体めつきを施す。この導体めつき部
37によつて内部電極部36Aと外部接続用端子
部36Bとを備える導電路36が形成されること
になる。
次いで、第13図にされるようにこの導体パタ
ーン部の導体めつき部37上に耐熱性、絶縁性に
優れた樹脂をコーテイングし、あるいは同様な性
質を備えたフイルムを接着し、被膜39を形成す
る。この被膜39は後述するパツケージを形成す
る金属板と導電路36間の絶縁を図るためのもの
である。
ーン部の導体めつき部37上に耐熱性、絶縁性に
優れた樹脂をコーテイングし、あるいは同様な性
質を備えたフイルムを接着し、被膜39を形成す
る。この被膜39は後述するパツケージを形成す
る金属板と導電路36間の絶縁を図るためのもの
である。
そして、第14図、第15図に示されるよう
に、導電路展開パターン中央部にチツプ搭載用凹
部32の形成されている金属板34Aを、金属板
34Aの凹部32を下方にして接着剤によつて接
着する。このとき、導電路36の内部電極部36
Aは凹部32近傍に位置することとなる。
に、導電路展開パターン中央部にチツプ搭載用凹
部32の形成されている金属板34Aを、金属板
34Aの凹部32を下方にして接着剤によつて接
着する。このとき、導電路36の内部電極部36
Aは凹部32近傍に位置することとなる。
さらに、金属板34Aの左右両側に、所定距離
隔てて、かつ外部接続用端子部36B端部と重な
るように、金属板34Aを2つに分割した大きさ
の金属板34Bを接着する。両金属板34A,3
4B間の隔たりは両金属板34A,34Bの合計
厚さに等しくする。
隔てて、かつ外部接続用端子部36B端部と重な
るように、金属板34Aを2つに分割した大きさ
の金属板34Bを接着する。両金属板34A,3
4B間の隔たりは両金属板34A,34Bの合計
厚さに等しくする。
次に、第16図に示されているように、導電性
被膜31上に形成されたチツプキヤリア展開体を
被膜31と一体に基板30から剥し、次いで第1
7図に示されるように、導電性被膜31を溶解す
ることによつて除去するとともに、めつきレジス
ト33を除去する。導電性被膜31を銅で形成し
ている場合には、過硫酸アンモニウム中に浸漬し
除去することが望ましい。
被膜31上に形成されたチツプキヤリア展開体を
被膜31と一体に基板30から剥し、次いで第1
7図に示されるように、導電性被膜31を溶解す
ることによつて除去するとともに、めつきレジス
ト33を除去する。導電性被膜31を銅で形成し
ている場合には、過硫酸アンモニウム中に浸漬し
除去することが望ましい。
なお、めつきレジスト33を永久マスクとして
使用する場合には、めつきレジスト33の除去作
業は不要となる。
使用する場合には、めつきレジスト33の除去作
業は不要となる。
次に、金属板34Bを内方(第17図矢印方
向)に折り曲げて金属板34Aの上に接着剤によ
つて接着し、第18図に示されるような一体物を
形成する。そして、これを表裏逆にすれば、第1
図に示されるような、上面中央部にチツプ搭載用
凹部が形成された金属製パツケージからなり、パ
ツケージ上面から側縁部を経てパツケージ下面に
のびる導電路36を備えたチツプキヤリアとなる
のである。
向)に折り曲げて金属板34Aの上に接着剤によ
つて接着し、第18図に示されるような一体物を
形成する。そして、これを表裏逆にすれば、第1
図に示されるような、上面中央部にチツプ搭載用
凹部が形成された金属製パツケージからなり、パ
ツケージ上面から側縁部を経てパツケージ下面に
のびる導電路36を備えたチツプキヤリアとなる
のである。
なお、前記銅の導体めつき工程(第11図、第
12図にて示す)において、最初に0.1〜5μの厚
さに金、銀、白金、ロジウム等の貴金属めつきを
施し、この上に5〜50μの銅の導体めつきを施せ
ば、製造されたチツプキヤリアの導電路表層部が
貴金属めつき層となつてチツプとのボンデイング
を高めることができる。
12図にて示す)において、最初に0.1〜5μの厚
さに金、銀、白金、ロジウム等の貴金属めつきを
施し、この上に5〜50μの銅の導体めつきを施せ
ば、製造されたチツプキヤリアの導電路表層部が
貴金属めつき層となつてチツプとのボンデイング
を高めることができる。
また、この貴金属めつき層の形成に際し、内部
電極部および外部接続用端子部パツド部だけのパ
ターンをめつきレジストによつて形成し、これら
の個所だけに貴金属めつきを施した後、レジスト
部を除去し、次いで全導電路展開パターンを再び
めつきレジストによつて形成し、この導電路展開
パターンに導体めつきを施せば、高価な貴金属の
使用量を減らすことができる。
電極部および外部接続用端子部パツド部だけのパ
ターンをめつきレジストによつて形成し、これら
の個所だけに貴金属めつきを施した後、レジスト
部を除去し、次いで全導電路展開パターンを再び
めつきレジストによつて形成し、この導電路展開
パターンに導体めつきを施せば、高価な貴金属の
使用量を減らすことができる。
なお、前記実施例では、チツプキヤリア展開体
を基板30から剥した後、めつきレジスト33を
除去するようにしているが、導体めつき後ただち
にめつきレジスト33を除去してもよい。
を基板30から剥した後、めつきレジスト33を
除去するようにしているが、導体めつき後ただち
にめつきレジスト33を除去してもよい。
この場合には第19図および第20図に示され
ているように、導体めつきの施された導電路展開
パターン上全体に絶縁性被膜39Aを形成する。
前記実施例のように導体めつき部37上にのみ絶
縁性被膜を形成する場合に比べ、絶縁性被膜形成
作業が容易である。そして、その後は金属板34
A,34Bを被膜39A上に接着し、次いでチツ
プキヤリア展開体を基板31から剥し、導電性被
膜31を除去後、金属板34A,34Bを互いに
重ね合わせて接着して一体物を製造する。さらに
チツプ投載用凹部を覆つている絶縁性被膜39A
を切除し、チツプ搭載用凹部を露呈させることに
より、第8図に示されるような外表面に絶縁性被
膜の形成されたチツプキヤリアが製造される。
ているように、導体めつきの施された導電路展開
パターン上全体に絶縁性被膜39Aを形成する。
前記実施例のように導体めつき部37上にのみ絶
縁性被膜を形成する場合に比べ、絶縁性被膜形成
作業が容易である。そして、その後は金属板34
A,34Bを被膜39A上に接着し、次いでチツ
プキヤリア展開体を基板31から剥し、導電性被
膜31を除去後、金属板34A,34Bを互いに
重ね合わせて接着して一体物を製造する。さらに
チツプ投載用凹部を覆つている絶縁性被膜39A
を切除し、チツプ搭載用凹部を露呈させることに
より、第8図に示されるような外表面に絶縁性被
膜の形成されたチツプキヤリアが製造される。
前記第1実施例では絶縁性被膜39の形成後に
めつきレジスト33を除去するようにしているの
で、めつきレジスト33が絶縁性被膜39に付着
してめつきレジスト33の除去作業がし難いおそ
れがあるが、この第2実施例ではそのような心配
はない。
めつきレジスト33を除去するようにしているの
で、めつきレジスト33が絶縁性被膜39に付着
してめつきレジスト33の除去作業がし難いおそ
れがあるが、この第2実施例ではそのような心配
はない。
なお、前記第1の本発明の第3実施例(第6
図、第7図参照)のように、上層金属板を分割金
属板24Aによつて形成し、チツプ搭載用凹部2
をこの分割金属板24Aによつて形成するように
したチツプキヤリアを製造するには、導電路6の
内部電極部6Aを外方、かつ外部接続用端子部6
Bを内方となるように、導電路展開パターンをめ
つきレジストによつて形成することが必要であ
る。
図、第7図参照)のように、上層金属板を分割金
属板24Aによつて形成し、チツプ搭載用凹部2
をこの分割金属板24Aによつて形成するように
したチツプキヤリアを製造するには、導電路6の
内部電極部6Aを外方、かつ外部接続用端子部6
Bを内方となるように、導電路展開パターンをめ
つきレジストによつて形成することが必要であ
る。
以上の説明から明らかなように、第1の本発明
によれば、チツプの発熱量を考慮することなくチ
ツプを搭載することができる。
によれば、チツプの発熱量を考慮することなくチ
ツプを搭載することができる。
また、第2の本発明によれば、放熱性に優れた
金属製のチツプキヤリアをスムーズに製造するこ
とができる。
金属製のチツプキヤリアをスムーズに製造するこ
とができる。
第1図は、第1の本発明の第1実施例の斜視
図、第2図は第1図に示す線−に沿う断面
図、第3図は第1の本発明の第2実施例の斜視
図、第4図はその底面図、第5図はその展開図、
第6図は第1の本発明の第3実施例の平面図、第
7図はその展開図、第8図は第1の本発明の第4
実施例の斜視図、第9図は第8図に示す線−
に沿う断面図、第10図〜第18図は第2の本発
明の第1実施例に係る各製造工程におけるチツプ
キヤリアを示す図、第11図は第10図に示す線
XI−XIに沿う断面図、第15図は第14図に示す
線−に沿う断面図、第19図は第2の本
発明の第2実施例の要部工程を示す図、第20図
は第19図に示す線−に沿う断面図であ
る。 1,11,21,1A……第1の本発明に係る
チツプキヤリア、2……チツプ搭載用凹部、4…
…パツケージ、4A,24A……上層金属板、4
B,14B,24B……下層金属板、6……導電
路、6A……内部電極部、6B……外部接続用端
子部、8……絶縁性被膜、30……基板、31…
…導電性被膜、32……チツプ搭載用凹部、33
……めつきレジスト、34A,34B……金属
板、36……導電路、37……導体めつき部、3
9,39A……絶縁性被膜。
図、第2図は第1図に示す線−に沿う断面
図、第3図は第1の本発明の第2実施例の斜視
図、第4図はその底面図、第5図はその展開図、
第6図は第1の本発明の第3実施例の平面図、第
7図はその展開図、第8図は第1の本発明の第4
実施例の斜視図、第9図は第8図に示す線−
に沿う断面図、第10図〜第18図は第2の本発
明の第1実施例に係る各製造工程におけるチツプ
キヤリアを示す図、第11図は第10図に示す線
XI−XIに沿う断面図、第15図は第14図に示す
線−に沿う断面図、第19図は第2の本
発明の第2実施例の要部工程を示す図、第20図
は第19図に示す線−に沿う断面図であ
る。 1,11,21,1A……第1の本発明に係る
チツプキヤリア、2……チツプ搭載用凹部、4…
…パツケージ、4A,24A……上層金属板、4
B,14B,24B……下層金属板、6……導電
路、6A……内部電極部、6B……外部接続用端
子部、8……絶縁性被膜、30……基板、31…
…導電性被膜、32……チツプ搭載用凹部、33
……めつきレジスト、34A,34B……金属
板、36……導電路、37……導体めつき部、3
9,39A……絶縁性被膜。
Claims (1)
- 【特許請求の範囲】 1 中央部に半導体チツプ搭載用凹部の形成され
た矩形状パツケージと、この凹部近傍に所定間隔
に設けられた内部電極部およびこの内部電極部か
らパツケージ側縁部を通り下方にのびる外部接続
用端子部を備えた導電路と、からなるチツプキヤ
リアにおいて、前記パツケージは金属材で形成さ
れるとともに、前記導電路との間に絶縁性被膜が
設けられ、またこの金属製パツケージは第1の金
属板と第2の金属板との表裏二重構造とされ、か
つこのパツケージを形成する二重金属板の表裏い
ずれか一方の金属板が、導電路の設けられている
側縁部を含んだ2以上の金属板に分割されている
ことを特徴とするチツプキヤリア。 2 平板状基板の表面に導電性被膜を形成し、こ
の被膜上にめつきレジストによつて内部電極部と
外部接続用端子部とを有する導電路の展開パター
ンを形成した後、この導電路展開パターン上に導
体パターンめつきを施し、さらにこの導体めつき
面上に絶縁性被膜を形成し、次いでパツケージを
形成する第1の金属板を前記導電路展開パターン
中央部上に接着するとともに、該第1の金属板外
形に整合し2以上に分割された第2の金属板を前
記導電路展開パターン端部上に接着し、前記平板
状基板を剥した後、前記導電路が外側となるよう
に前記第1の金属板と第2の金属板とを重ね合わ
せて一体化することを特徴とするチツプキヤリア
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172603A JPS6064454A (ja) | 1983-09-19 | 1983-09-19 | チツプキヤリアおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172603A JPS6064454A (ja) | 1983-09-19 | 1983-09-19 | チツプキヤリアおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6064454A JPS6064454A (ja) | 1985-04-13 |
| JPS6352469B2 true JPS6352469B2 (ja) | 1988-10-19 |
Family
ID=15944917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172603A Granted JPS6064454A (ja) | 1983-09-19 | 1983-09-19 | チツプキヤリアおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064454A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758744B2 (ja) * | 1987-04-02 | 1995-06-21 | イビデン株式会社 | 半導体塔載用基板の製造方法 |
-
1983
- 1983-09-19 JP JP58172603A patent/JPS6064454A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6064454A (ja) | 1985-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5069626A (en) | Plated plastic castellated interconnect for electrical components | |
| US6107679A (en) | Semiconductor device | |
| JPH0399456A (ja) | 半導体装置およびその製造方法 | |
| JPH01235170A (ja) | マイクロ入出力ピンおよびその製造方法 | |
| KR920000076B1 (ko) | 반도체장치 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| TW518917B (en) | A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier | |
| WO1989000346A1 (en) | Plated plastic castellated interconnect for electrical components | |
| TW442929B (en) | Semiconductor device and manufacture thereof | |
| EP1545173A1 (en) | Wiring circuit board | |
| US10178768B2 (en) | Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JPS6352469B2 (ja) | ||
| JPH06177315A (ja) | 多層リードフレーム | |
| JPH025014B2 (ja) | ||
| CN112151489B (zh) | 引线框架、引线框架的形成方法及引线框架封装体 | |
| JPH0653383A (ja) | 半導体素子搭載用基板の製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH01132147A (ja) | 半導体装置 | |
| JPH0982752A (ja) | 半導体装置 | |
| JPH0621248Y2 (ja) | ピングリッドアレイパッケージ用回路基板 |