JPS61234586A - 低応力絶縁膜の製造方法 - Google Patents
低応力絶縁膜の製造方法Info
- Publication number
- JPS61234586A JPS61234586A JP7713885A JP7713885A JPS61234586A JP S61234586 A JPS61234586 A JP S61234586A JP 7713885 A JP7713885 A JP 7713885A JP 7713885 A JP7713885 A JP 7713885A JP S61234586 A JPS61234586 A JP S61234586A
- Authority
- JP
- Japan
- Prior art keywords
- film
- stress
- insulating film
- sio2
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 238000000151 deposition Methods 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004738 SiO1 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体素子の製造に用いられる絶縁膜の製造方
法に関するものである。
法に関するものである。
（従来技術とその問題点）
シリコン等の半導体基板上に形成したＳｔＯ，。
８ｉＮｘ等の絶縁膜にパターンを形成し熱処理を行うと
、パターンエツジ部でクラックの発生、転位の発生、移
動１点欠陥の集合等の現象が生じ、その原因は絶縁膜に
存在する内部応力に帰着すると考えられているｏしたが
って絶縁膜を形成する工程を含む半導体素子の歩留シ、
信頼性の向上には絶縁膜の内部応力の低減が必要である
０従来、内部応力の符号の異なったＳ１０．膜と８ｉＮ
ｘ膜を多層化し膜の全応力を低減する方法、８ｉＮｘＯ
ｙ膜を形成し組成によって膜応力を低減する方法、８ｉ
０１膜形成に際し、リン（Ｐ）を添加するなど、不純物
添加による膜応力の低減方法などが知られていた０しか
し８ｉ０．膜と８ｉＮｘ’ｉ多層化する方法では、パタ
ーン形成に際しＳｉ０ｇ膜とＳｉＮｘ膜とで７ツ酸等の
エツチング液によるエツチングの速度がかなシ異なるた
め微細なパターンの形成には不利であるｏ ５ｉＮｘＯ
ｙ膜を形成する場合は、酸素の混合比など組成を再現性
よく制御することが難しい。またリンを添加した８ｉ０
１膜は化学的な安定性が低く膜の性質が時間的に変化し
ていくという問題がある０ （発明の目的） 本発明の目的は化学的に安定で再現性か良くバターンの
形成に困難のない低応力絶縁膜全提供することにある。
、パターンエツジ部でクラックの発生、転位の発生、移
動１点欠陥の集合等の現象が生じ、その原因は絶縁膜に
存在する内部応力に帰着すると考えられているｏしたが
って絶縁膜を形成する工程を含む半導体素子の歩留シ、
信頼性の向上には絶縁膜の内部応力の低減が必要である
０従来、内部応力の符号の異なったＳ１０．膜と８ｉＮ
ｘ膜を多層化し膜の全応力を低減する方法、８ｉＮｘＯ
ｙ膜を形成し組成によって膜応力を低減する方法、８ｉ
０１膜形成に際し、リン（Ｐ）を添加するなど、不純物
添加による膜応力の低減方法などが知られていた０しか
し８ｉ０．膜と８ｉＮｘ’ｉ多層化する方法では、パタ
ーン形成に際しＳｉ０ｇ膜とＳｉＮｘ膜とで７ツ酸等の
エツチング液によるエツチングの速度がかなシ異なるた
め微細なパターンの形成には不利であるｏ ５ｉＮｘＯ
ｙ膜を形成する場合は、酸素の混合比など組成を再現性
よく制御することが難しい。またリンを添加した８ｉ０
１膜は化学的な安定性が低く膜の性質が時間的に変化し
ていくという問題がある０ （発明の目的） 本発明の目的は化学的に安定で再現性か良くバターンの
形成に困難のない低応力絶縁膜全提供することにある。
（発明の構成）
本発明の製法は、昂ＣＶＤ法によってＳｉＯ２膜を形成
する工程と、高周波スパッタ法によって５ｉＯｔ！を形
成する工程とにより、それぞれの工程によシできる２種
類の８ｉ０．膜を積層形成する構成となっている。
する工程と、高周波スパッタ法によって５ｉＯｔ！を形
成する工程とにより、それぞれの工程によシできる２種
類の８ｉ０．膜を積層形成する構成となっている。
（発明の原理）
本発明では基板上に絶縁膜を形成する際に、絶ｍＷに内
在する応力の絶対値が等しく向きが逆である２層の絶縁
膜″を重ね合わせれば力のクシ合いから基板には力が働
らかないことを利用している◎またＳｉｎ、膜の内部応
力は％熱ＣＶ Ｄ （ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄ
ｅｐｏｓ目ｉｏｎの略）、高周波スパッタ、プラズマＣ
ＶＤなどの形成法、あるいは形成条件によってその向き
と大きさが変化することを利用している。
在する応力の絶対値が等しく向きが逆である２層の絶縁
膜″を重ね合わせれば力のクシ合いから基板には力が働
らかないことを利用している◎またＳｉｎ、膜の内部応
力は％熱ＣＶ Ｄ （ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄ
ｅｐｏｓ目ｉｏｎの略）、高周波スパッタ、プラズマＣ
ＶＤなどの形成法、あるいは形成条件によってその向き
と大きさが変化することを利用している。
（実施例）
第１図は本発明の第１の笑施例會示す断面図である。ｌ
はＩｎＰ基板で′ｊ）シ、２は熱ＣＶＤによって形成し
た引張膜応力を示すＳｉ０ｇ膜、３は高周波スパッタに
よって形成した圧縮圧力を示す８ｉ０２膜である。応力
全相殺する為の膜厚の設計には、第２図に示した熱ＣＶ
ＤによるＳｉＯ１膜の全応力の堆積時間に対するグラフ
（引張応力の条件；基板温度は４００℃、流量比は５ｉ
Ｈａ（人−−ス濃度１％） ／Ｎｔ１０１＝ ５００／
３０００７２００ｍｌ、堆積速度は３０ ｎｍ／ｍｉｎ
）と第９に示した高周波スパッタによる８ｉ０１膜の
全応力の堆積時間に対するグー）７（圧縮応力条件：Ａ
ｒ圧は１．６Ｐａ、加速電圧は２．７ＫＶ、電力は３０
０Ｗ、堆積レートは９層ｍ／ｍ１ｎ）？用いたｏ Ｉｎ
Ｐ基板ｌに熱ＣＶＤで８分間８ ｉ ０！膜２ｔ−堆積
し、次に高周波スパッタでＳｉＯ２膜３を１３分間堆積
したところ、膜厚は合計０．３５μｍとなった口積層し
た８ｉ０ｘ多層膜の全応力は５Ｎ／ ｍ以下であシ、熱
ＣＶＤ″Ｌまたけスパッタ単独で同一の厚さの膜を形成
した時の全応力の１／ｌＯ以下となった。このように、
ｐＩ？４ＣＶＤと高周波スパッタとで多層の５ｉＯ１膜
を形成すると全体の膜応力の小さい状態を実現できるこ
とがわかった。
はＩｎＰ基板で′ｊ）シ、２は熱ＣＶＤによって形成し
た引張膜応力を示すＳｉ０ｇ膜、３は高周波スパッタに
よって形成した圧縮圧力を示す８ｉ０２膜である。応力
全相殺する為の膜厚の設計には、第２図に示した熱ＣＶ
ＤによるＳｉＯ１膜の全応力の堆積時間に対するグラフ
（引張応力の条件；基板温度は４００℃、流量比は５ｉ
Ｈａ（人−−ス濃度１％） ／Ｎｔ１０１＝ ５００／
３０００７２００ｍｌ、堆積速度は３０ ｎｍ／ｍｉｎ
）と第９に示した高周波スパッタによる８ｉ０１膜の
全応力の堆積時間に対するグー）７（圧縮応力条件：Ａ
ｒ圧は１．６Ｐａ、加速電圧は２．７ＫＶ、電力は３０
０Ｗ、堆積レートは９層ｍ／ｍ１ｎ）？用いたｏ Ｉｎ
Ｐ基板ｌに熱ＣＶＤで８分間８ ｉ ０！膜２ｔ−堆積
し、次に高周波スパッタでＳｉＯ２膜３を１３分間堆積
したところ、膜厚は合計０．３５μｍとなった口積層し
た８ｉ０ｘ多層膜の全応力は５Ｎ／ ｍ以下であシ、熱
ＣＶＤ″Ｌまたけスパッタ単独で同一の厚さの膜を形成
した時の全応力の１／ｌＯ以下となった。このように、
ｐＩ？４ＣＶＤと高周波スパッタとで多層の５ｉＯ１膜
を形成すると全体の膜応力の小さい状態を実現できるこ
とがわかった。
第２の実施例を示す斜視図である。ＩｎＧａＡｓＰ 埋
め込み形半導体レーザの電流狭窄用に本発明の低応力絶
縁膜を応用した例を示している。半導体レーザｌＯの素
子構造は、水戸等が昭和５７年度電子通信学会総合全国
大会講演予稿集８５７に報告しているＩｎＧａＡｓＰ二
重チャンネルプレーナ埋め込み構造半導体レーザ（ＤＣ
−ＰＢＨＬＤ）である０この素子の高周波特性を改善す
るには絶縁膜を用いて電流狭窄構造を形成することが有
効であることが、小林等によシ、昭和５８年度電子通信
学会総合全国大会講演予稿集９１８で報告されている。
め込み形半導体レーザの電流狭窄用に本発明の低応力絶
縁膜を応用した例を示している。半導体レーザｌＯの素
子構造は、水戸等が昭和５７年度電子通信学会総合全国
大会講演予稿集８５７に報告しているＩｎＧａＡｓＰ二
重チャンネルプレーナ埋め込み構造半導体レーザ（ＤＣ
−ＰＢＨＬＤ）である０この素子の高周波特性を改善す
るには絶縁膜を用いて電流狭窄構造を形成することが有
効であることが、小林等によシ、昭和５８年度電子通信
学会総合全国大会講演予稿集９１８で報告されている。
、 従ってｓｔｏｗ膜等を用いて電流狭窄構造を形成す
れうという結果を得ていた。そこで、第４図に示す様に
、熱ＣＶＤによる８ｉ０１膜２と高周波スパッタによる
ＳｉＯ２膜３とを、第１図に示す場合と同じ条件で積層
して低応力の絶縁膜全形成した０その後幅１０μｍのス
トライプ状の電流注入領域２０をフォトリング２フイー
と化学エツチングによシ形成し、 Ｔｉ／Ｐｔ／Ａｕの
多層の金属電極５を形成したＯこの素子の信頼性を評価
したところ、７０℃−５ｍＷという高温の定光出力動作
という駆動条件において、駆動電流の増加率は５ Ｘ
１０ ／ ｈ ｒという良好な結果を得九〇この結果は
１本発明の低応力絶縁膜が半導体レーザの信頼性にとっ
て有効であることを示している。第４図の素子を作製す
る場合に、金属電極５を蒸着したのち４００℃程度の温
度で熱処理を行うが、このような熱処理を加えても熱Ｃ
ＶＤによる８ｉ０１膜２と高周波スパッタによるＳｉ０
ｇ膜３とにより形成された低応力絶縁膜の応力に関する
性質は変化することがなかった０低応力の絶縁膜は、こ
の他ＭＩ８構造の電界効果形トランジスタ（ＦＩＴ）に
おいて金属と半導体との間の絶縁膜や、アバランシェ・
フォト・ダイオ−）”（ＡＰＤ）のパッジページ冒ン膜
（ＩＩ出しりｐｎ接合を保護する絶縁膜）などに用いて
も良効な効果が得られた。
れうという結果を得ていた。そこで、第４図に示す様に
、熱ＣＶＤによる８ｉ０１膜２と高周波スパッタによる
ＳｉＯ２膜３とを、第１図に示す場合と同じ条件で積層
して低応力の絶縁膜全形成した０その後幅１０μｍのス
トライプ状の電流注入領域２０をフォトリング２フイー
と化学エツチングによシ形成し、 Ｔｉ／Ｐｔ／Ａｕの
多層の金属電極５を形成したＯこの素子の信頼性を評価
したところ、７０℃−５ｍＷという高温の定光出力動作
という駆動条件において、駆動電流の増加率は５ Ｘ
１０ ／ ｈ ｒという良好な結果を得九〇この結果は
１本発明の低応力絶縁膜が半導体レーザの信頼性にとっ
て有効であることを示している。第４図の素子を作製す
る場合に、金属電極５を蒸着したのち４００℃程度の温
度で熱処理を行うが、このような熱処理を加えても熱Ｃ
ＶＤによる８ｉ０１膜２と高周波スパッタによるＳｉ０
ｇ膜３とにより形成された低応力絶縁膜の応力に関する
性質は変化することがなかった０低応力の絶縁膜は、こ
の他ＭＩ８構造の電界効果形トランジスタ（ＦＩＴ）に
おいて金属と半導体との間の絶縁膜や、アバランシェ・
フォト・ダイオ−）”（ＡＰＤ）のパッジページ冒ン膜
（ＩＩ出しりｐｎ接合を保護する絶縁膜）などに用いて
も良効な効果が得られた。
（発明の効果）
第１図に示す２層の８ｉ０□膜２，３で構成される絶縁
膜は、単独の膜の全応力の１／ｉｏ以下まで全応力が低
減されている。またバッ７アードフッ酸によるエツチン
グでは熱ＣＶＤ膜とスパッタ膜の間に著しいエツチング
レートの差はなく二層化した膜を工。
膜は、単独の膜の全応力の１／ｉｏ以下まで全応力が低
減されている。またバッ７アードフッ酸によるエツチン
グでは熱ＣＶＤ膜とスパッタ膜の間に著しいエツチング
レートの差はなく二層化した膜を工。
チングしても段差等は生じることがなく微細なパターン
形成にも問題が危い。熱処理（４００℃程度）に対して
も安定であり、また室内に放置しても膜の性質に経時的
変化は見られず、半導体デバイス作製に用いる絶縁膜と
して優れた性質を有している０
形成にも問題が危い。熱処理（４００℃程度）に対して
も安定であり、また室内に放置しても膜の性質に経時的
変化は見られず、半導体デバイス作製に用いる絶縁膜と
して優れた性質を有している０
第１図は本発明の第１の実施例を示す断面図、第２図は
＠ ＣＶ Ｄによるｓｉｏ、膜の全応力の堆積時間に対
するグラフ、第３図は高周波スパッタによる８ｉ０１膜
の全応力の堆積時間に対するグラフ、第４図は本発明の
第２の実施例を示す斜視囚でおる。 図中、１はＩｎＰ基板、２は％ＣＶＤによる５ｉＯ１膜
、３は高周波スパッタによるＳｉＯ１膜、５は金属電極
、１０は半導体レーザ、２０は電流注入領域を示す。 δ 諮 出 ｐ ？ ２ 図 ＯＩｏ ２０ ３０ 堆積時間／ｍｉｎ 第３図 堆積時間／ｍｉｎ
＠ ＣＶ Ｄによるｓｉｏ、膜の全応力の堆積時間に対
するグラフ、第３図は高周波スパッタによる８ｉ０１膜
の全応力の堆積時間に対するグラフ、第４図は本発明の
第２の実施例を示す斜視囚でおる。 図中、１はＩｎＰ基板、２は％ＣＶＤによる５ｉＯ１膜
、３は高周波スパッタによるＳｉＯ１膜、５は金属電極
、１０は半導体レーザ、２０は電流注入領域を示す。 δ 諮 出 ｐ ？ ２ 図 ＯＩｏ ２０ ３０ 堆積時間／ｍｉｎ 第３図 堆積時間／ｍｉｎ
Claims (1)
- 熱ＣＶＤ法によってＳｉＯ＿２膜を形成する工程と、高
周波スパッタ法によってＳｉＯ＿２膜を形成する工程に
より２種類のＳｉＯ＿２膜を積層した多層膜を形成する
ことを特徴とする低応力絶縁膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7713885A JPS61234586A (ja) | 1985-04-11 | 1985-04-11 | 低応力絶縁膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7713885A JPS61234586A (ja) | 1985-04-11 | 1985-04-11 | 低応力絶縁膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61234586A true JPS61234586A (ja) | 1986-10-18 |
Family
ID=13625438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7713885A Pending JPS61234586A (ja) | 1985-04-11 | 1985-04-11 | 低応力絶縁膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61234586A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133131A (ja) * | 1989-10-18 | 1991-06-06 | Mitsubishi Electric Corp | 半導体装置 |
| EP1372231A3 (en) * | 2002-05-30 | 2006-02-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device |
| JP2007299896A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | 面発光レーザ素子、それを備えた面発光レーザアレイおよびその面発光レーザアレイを備えた画像形成装置 |
-
1985
- 1985-04-11 JP JP7713885A patent/JPS61234586A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03133131A (ja) * | 1989-10-18 | 1991-06-06 | Mitsubishi Electric Corp | 半導体装置 |
| EP1372231A3 (en) * | 2002-05-30 | 2006-02-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device |
| JP2007299896A (ja) * | 2006-04-28 | 2007-11-15 | Ricoh Co Ltd | 面発光レーザ素子、それを備えた面発光レーザアレイおよびその面発光レーザアレイを備えた画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972251A (en) | Multilayer glass passivation structure and method for forming the same | |
| JPS61234586A (ja) | 低応力絶縁膜の製造方法 | |
| JPS58170069A (ja) | ３−ｖ族化合物半導体装置 | |
| JP2916639B2 (ja) | 光電子集積回路及びその製法 | |
| JPS6052580B2 (ja) | 半導体装置に於ける表面保護膜の製法 | |
| JPH0226783B2 (ja) | ||
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JPS61260639A (ja) | 半導体装置の製造方法 | |
| JPS5833703B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH02114669A (ja) | メサ型トライアック | |
| JPH02254741A (ja) | 多層配線の製法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH05226307A (ja) | 半導体基板の製造方法 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPS62117362A (ja) | 半導体装置 | |
| JPS5914674A (ja) | 薄膜トランジスタ−素子の製造方法 | |
| JPH0846205A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0442416A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS60216545A (ja) | 化合物半導体素子の製造方法 | |
| JPS61194779A (ja) | 半導体装置及びその製造方法 | |
| JPS55111172A (en) | Nonvolatile semiconductor memory device | |
| JPH02202087A (ja) | 半導体レーザ装置 | |
| JPH01281746A (ja) | 半導体装置 |