JPS61235943A - デ−タ比較制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野〕 本発明は、主制御装置で保持しているデータと外部記憶
装置に貯蔵しているデータとのデータ比較範囲を任意の
範囲に指定可能なデータ比較制御方式に関する。

例えば、データ処理システムの外部記憶装置に記憶して
いるデータの変更や追加を行うような場合、前記データ
処理システムの処理動作を制御する主制御装置（以下Ｃ
ＰＵと称する）に保持しているデータ（例えば、銀行の
預金処理に関するデータで預金者の識別データと預金金
額の変更等に関するデータ等）と、外部記憶装置に記憶
しているデータ（例えば、預金者の識別データと預金金
額の変更前のデータ等）とを、外部記憶装置をｃｐｕの
命令で制御する制御装置で比較照合することが行われる
。

かかるデータ比較を任意の比較領域で容易に制御するこ
とがシステムの運用効率を向上させ蟇上で望まれる。

〔従来の技術と発明が解決しようとする問題点〕第３図
はデータ処理システム構成図を示す。

例えば、銀行業務処理システムにおいて、外部記憶装置
（例えば、ディスク装置）に記憶している顧客データを
変更（預金金額等の変更）するような場合、前記所定顧
客のコード番号や変更データをＣＰＵＩ内のメモリ（図
示してない）に一時的に保持し、顧客データが記憶され
ているディスク装置３　（以下ＤＫＵ３と称する）の所
定データ部を探索するために前記顧客コード番号をもと
にしてＤＫＵ３のデータをセクタ単位に制御袋・置２（
以下ＤＫＣ２と称する）内に、読込み、ＣＰｔ１ｌに保
持しているデータと比較して、一致すればその後に変更
データを書込む等の制御が実施されている。

このようにデータを比較すると言う従来のデータ比較制
御方式では、上述のようにＤＫＵ３を用い、しかもセク
タ単位にデータを記録している場合のデータを比較する
時、ＤＫＣ２内に予め設定されている比較条件が成立す
るまで比較対象領域毎にＣＰＵＩから同一の比較データ
をＤＫＣ２に転送していた。

即ち、Ｉ）ＫＵ３から比較対象領域であるセクタ単位毎
にデータを読出し、そのデータをＤＫＣ２に転送して比
較する。この時、ＣＰＵＩから同一の比較データをその
度にＤＫＣ２に転送しているために、ＣＰＵＩとＤＫＣ
２との結合時間が長くなる可能性があり、これによりシ
ステム全体の運用効率を低下させる原因となる可能性が
ある。

又、比較対象領域がセクタ単位で行われるために任意の
比較対象範囲を指定して効率的に比較制御が出来ない等
の問題点がある。

〔問題点を解決するための手段〕

本発明は、上記問題点を解消した新規なデータ比較制御
方式を実現することを目的とするものであり、該問題点
は、主制御装置からの比較データを保持する第１の記録
手段と、外部記憶装置から読出したデータを保持する第
２の記録手段と、該外部記憶装置から読出したデータの
内前記第１の記録手段で保持している該比較データと比
較する比較領域の始点／終点をバイト単位で指定する比
較領域指定手段とを設け、前記第２の記録手段で該外部
記憶装置から読出したデータを保持しながら該データを
前記比較領域指定手段で指定した範囲で該比較データと
比較する本発明によるデータ比較制御方式により解決さ
れる。

〔作用〕

即ち、１つのメモリにＣＰＵからの比較データを格納し
、もう１つのメモリにはＤＫＵから読出した任意領域の
データを格納する。又、ＣＰＵからの比較データはイニ
シャルアドレスレジスタにより繰り返しメモリに格納し
ている比較データを出力出来るようにし、ＤＫＵから読
出したデータとメモリに格納したデータとを比較・制御
回路に出力する。

この時、比較開始点の指定と比較データ領域（即ち、比
較データ長）をバイト単位に指定することにより、比較
対象範囲がバイト単位に指定され、任意の比較対象範囲
のデータ比較制御が行われる。

又、比較するデータはバッファメモリにそれぞれ格納さ
れるためにＣＰＵとの結合時間が短縮され、しかも任意
の比較対象範囲のデータと一度に比較制御するためシス
テム全体の運用効率の向上が図れる。

〔実施例〕

以下本発明の要旨を第１図、第２図に示す実施例により
具体的に説明する。

第１図は本発明に係る一実施例であるデータ比較制御回
路のブロック図、第２図は第１図におけるデータ比較制
御の動作図をそれぞれ示す。尚、全図を通じて同一符号
は同一対象物を示す。

本実施例のデータ比較制御回路はＤＫＣ２内部に設けら
れており、又ＤＫＣ２内部の動作はマイクロプロセッサ
４（以下ＭＰＵ４と称する）にて行われるものとする。

又、本実施例のＤＫＣ２でデータ比較制御を行う回路は
以下の各機能部分より構成されている。

即ち、ＤＫＣ２内部の各機能を所定プログラムにより制
御する肝υ４、 比較動作を繰り返す時ＭＰＵ４の介在なしにバッファメ
モリ１３に格納されている比較データの先頭アドレスに
戻すためのイニシャルアドレスレジスタ５（以下ＩＡＡ
５と称する）、 ＭＰＵ４とＩＡＡ５とからの送出データの論理和を取る
ＯＲ６、 ＤＫＵ３とバッファメモリ１４とからの出力データの論
理和を取るＯＲ６’、 バッファメモリ１３のアドレスを指定するアドレスレジ
スタ７　（以下ＡＤＡ７と称する）、バッファメモリ１
４のアドレスを指定するアドレスレジスタ８（以下ＡＤ
Ｂ８と称する）、バッファメモリ１３に格納されている
比較データの終了アドレスを示すアドレスポインタ９　
（以下ＰＴＡ９と称する）、 比較動作を開始するポイントを示すアドレスポインタ１
０（以下ＰＴＢＩＯと称する）、ＡＤＡ７とＰＴＡ９と
のデータを比較してデータ比較動作が終了したか否かを
判定する比較回路１１、ＡＤＢ８とＰＴＢＩＯとのデー
タを比較してデータ比較動作を開始するポイントを判定
する比較回路１２、ＣＰＵ１からの比較データを格納す
るバッファメモリ１３、 ＤＫυ３からの比較対象領域（複数のセクタよりなるも
のとする）のデータを格納するバッファメモリ１４、 バッファメモリ１３から出力する比較データとバッファ
メモリ１４から出力するデータとが一致するか否かを判
定する比較・制御回路１５、 内部で作成される各種信号を入力してデータ比較動作中
である信号■、■を作成出力する比較動作信号作成回路
１６、 内部で作成される各種信号を入力してクリア信号［相］
、■を作成出力するクリア信号作成回路１７、とから構
成されている。

又、信号■はＡＤＡ７とＭＡ９とのデータを比較して所
定範囲のデータ比較動作が終了したことを示すデータ比
較終了ポインタ信号、゛ 信号■はＡＤＢ８とＰＴＢＩＯとのデータを比較して所
定範囲のデータ比較動作を開始するポイントを示すデー
タ比較開始ポインタ信号、 信号■はＤＫＣ２に対して比較データの比較・制御回路
１５への転送を要求しているＥＸＲＱＩ　（を号、信号
■は比較指示命令が発せられ且つ比較対象領域に来たこ
とを示す信号、 信号■は１バイト毎に発せられるバイトクロック信号で
あり、信号■（ＥＸＲＱＩ信号）の元信号、信号■は比
較対象領域であることを示す信号、信号■は比較動作を
行う時の大枠を示す信号、信号■は比較対象領域のデー
タを転送していることを示す信号、 信号■は比較動作を行っていることを示す信号、信号［
相］は連続して比較動作を行う時比較領域が完了した時
点でＡＤＢ８をクリアするための信号、信号■は比較動
作が完了したことを示す信号、をそれぞれ示す。

次に、本実施例を第２図に示す動作図に基づき説明する
。尚、バッファメモリ１３には既にＣＰＵＩから比較デ
ータが格納されているものとする。又、本実施例はＮバ
イ）　ｆＪ域をＬバイトの範囲で比較する場合を例に取
り説明する。

ＭＰＵ４は比較対象領域を示す信号■がオンになること
により、これから比較動作を行うことを認識する。この
状態でＤＫＣ２は信号■（ＨＸＲＱＩ信号）を受は取る
ことにより、比較対象範囲のデータをＤにｕ３よりバッ
ファメモリ１４に格納させながら比較・制御回路１５へ
送出するように制御する。

尚、本実施例ではＰＴＢＩＯの値は予め設定されている
ものとする。

ＡＤＢ８のアドレス番号を進めて行き、ＰＴＢＩＯの値
と一致するとバッファメモリ１４に格納しながらＤＫＵ
３から読んでいるデータが比較対象領域の対象範囲デー
タであると比較回路１２で判断し、信号■が比較動作信
号作成回路１６に送出される。

一方、ＭＰＵ４はＤＫＵ３からのデータをＯＲ６’を経
由して送出させ比較動作を開始する。尚、比較動作信号
作成回路１６は信号■を入力すると、現在比較動作中を
示す信号■を作成し、図示してない他の回路に送出する
。

この間、ＡＤＡ７．　ＡＤＢ８は信号■及び信号■に同
期してアドレス指定値を＋１ずつ進めて行き、ＡＤ＾７
の値がＰＴＡ９の値と等しくなった場合、１つの比較対
象範囲の終了と判断して、比較回路１１より信号■を比
較動作信号作成回路１６に送出する。尚、ＰＴＡ９の値
も予め設定されているものとする。

次に、ＡＤＡ７の値はＩＡＡ５により初期アドレスにも
どすと共に、次のバイトクロック信号■の立ち下がりが
、比較動作信号作成回路１６からの信号°■をオフにし
比較動作を終了する。

同時に、信号■、信号■がオンでしかもバイトクロック
信号■の立ち下がりを検出したクリア信号作成回路１７
は、この比較結果がＭＰＵ４に保持している比較条件と
一致しているか否かを検証するためのタイミング信号■
を送出し、検証する。

この時点で、まだ信号■が発せられていればＭＰＵ４は
比較領域、のデータが続行していると判断して、比較制
御回路１５及びバッファメモリ１４へは引き続きＤＫＵ
３から次の比較対象範囲のデータが転送されるよう制御
し、転送されたデータに基づき比較データと９比較動作
が上記と同様に行われ、繰り返えされる。無給、この時
点では信号■のオンはそのまま継続されている。

信号■がオフになるとＭＰｔｌ４で認識し比較領域が完
了したと判断すると共に、クリア信号作成回路１７は信
号■のオフによりクリア信号［相］を作成し、ＡＤＢ８
をクリアして一連の比較動作及び検証を完了させる。

尚、以上の動作制御状況をバッファメモリ１３．１４に
対するＩＡＡ５．　ＡＤＡ７．　ＡＤＢ８．　ＰＴＡ９
．　ＰＴＢＩＯの動きで表示したのが第２図（Ｂ）であ
る。

即ち、左側の図はバッファメモリ１３のアドレスがＡＤ
Ａ７によりＬバイト領域（比較データのバイト数）のイ
ニシャルアドレス位置を指定している。

又、Ｎバイトの比較対象領域のデータを格納しているバ
ッファメモリ１４のＡＤＢＢの指定位置とＰＴＢＩＯの
ポイント点を示す。次の図はＡＤＡ７．　ＡＤＢ８がバ
ッファメモリ１３．１４のアドレス指定位置を移動させ
、バッファメモリ１４でＰＴＢＩＯのポイント点と一致
した点から比較動作を開始していることを表示している
。

次の２つの図は比較対象領域（ＤＫＵ３から読出すデー
タ）の内、ＰＴＢＩＯのポイント点からＬバイト置載の
データの比較を行い、その検証を行っている時の図であ
り、最後の図は最終の比較動作が完了しそれぞれのもと
の位置、即ち次の比較動作に備えるための位置に戻った
時の図を示す。

尚、バッファメモリ１４はＤＫｔ１３から読出したデー
タに誤りがあった場合、バッファメモリ１４内のデータ
を訂正してＤＫＵ３からのデータの代わりにバッファメ
モリ１４の内容とバッファメモリ１３とのデータ比較動
作を行わせるためのメモリである。

〔発明の効果〕

以上のような本発明によれば、ＣＰＵとの結合時間を短
縮し、しかも任意の比較対象範囲のデータと一度に比較
制御するためシステム全体の運用効率の向上が図れると
言う効果がある。

【図面の簡単な説明】

第１図は本発明に係る一実施例であるデータ比較制御回
路のブロック図、 第２図は第１図におけるデータ比較制御の動作図、第３
図はデータ処理システム構成図、 をそれぞれ示す。 図において、 １はｃｐυ、　　　　　　　２はＤＫＣ。 ３はＤＫＵ　、　　　　　　　　４はＭＰｔｌ　。 ５はＩＡＡ、　　　　　　　６，６′は論理和回路、７
はＡＤＡ　、　　　　　　　　８はＡＤＢ　。 ９はＰＴＡ　Ｓ１０はＰＴＢ　。 １１．１２は比較回路、 １３、１４はバッファメモリ、 １５は比較・制御回路、 １６は比較動作信号作成回路、 １７はクリア信号作成回路、 をそれぞれ示す。 第３因

Claims (1)

【特許請求の範囲】
1. データを記憶している外部記憶装置と、前記外部記憶装
   置の動作を制御する制御装置と、前記制御装置に所定命
   令を送出して制御動作を指示する主制御装置とからシス
   テムを構成し、前記主制御装置で保持しているデータと
   前記外部記憶装置に貯蔵しているデータとを前記制御装
   置内で比較するデータ比較制御方式であって、前記主制
   御装置からの比較データを保持する第１の記録手段と、
   前記外部記憶装置から読出したデータを保持する第２の
   記録手段と、該外部記憶装置から読出したデータの内前
   記第１の記録手段で保持している該比較データと比較す
   る比較領域の始点／終点をバイト単位で指定する比較領
   域指定手段とを設け、前記第２の記録手段で該外部記憶
   装置から読出したデータを保持しながら該データを前記
   比較領域指定手段で指定した範囲で該比較データと比較
   することを特徴とするデータ比較制御方式。