JPS6020262A - チヤネルコマンドアドレス制御方式 - Google Patents
チヤネルコマンドアドレス制御方式Info
- Publication number
- JPS6020262A JPS6020262A JP12899983A JP12899983A JPS6020262A JP S6020262 A JPS6020262 A JP S6020262A JP 12899983 A JP12899983 A JP 12899983A JP 12899983 A JP12899983 A JP 12899983A JP S6020262 A JPS6020262 A JP S6020262A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- register
- information
- cpu
- cpu1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（す発明の技術分野
本発明はチャネルに起動をかけ情報処理装置（ＣＰＵ）
との結合を制御するチャネル制御部において、チャネル
コマンドアドレス１青様のフェッチ動作時点の改善によ
シテヤネルのアクセス時間を短縮するチャネルコマンド
アドレス制御方式に関するものである。
との結合を制御するチャネル制御部において、チャネル
コマンドアドレス１青様のフェッチ動作時点の改善によ
シテヤネルのアクセス時間を短縮するチャネルコマンド
アドレス制御方式に関するものである。
（２）従来技術と問題点
従来、各種入出力装置に対しチャネル制御°する情報処
理系は一般に第１図の構成を有する。すなわち、情報処
理装置（ＣＰＵ）１の制御により主記憶（ＭＳＵ）２に
格納されたアドレス、データを読出しチャネル制御部（
ＣＨＣ）３でチャネル制御して入出力装！ｉ （Ｉｌｏ
）に起動をかけ、ＣＰＵ１にチャネルアドレスワード
（ＣＡＷ）のフェッチを行ない、チャネル４との結合を
終了する。
理系は一般に第１図の構成を有する。すなわち、情報処
理装置（ＣＰＵ）１の制御により主記憶（ＭＳＵ）２に
格納されたアドレス、データを読出しチャネル制御部（
ＣＨＣ）３でチャネル制御して入出力装！ｉ （Ｉｌｏ
）に起動をかけ、ＣＰＵ１にチャネルアドレスワード
（ＣＡＷ）のフェッチを行ない、チャネル４との結合を
終了する。
第２図は従来の起動シーケンスを図形で示したものであ
る。
る。
ＣＨＣ５の上方にＣＰＵＩ 、下方にＣ１（４を配して
その間の情報のやシ取シをシーケンスで示す。いまＣＰ
ＵＩからコマンドによシ起動されると、Ｃ）ＩＣ３がレ
ジスタＡに起動情報金セントし、この起動清報をさらに
ＣＨ４から読出しできるレジスタＡ′にセットするとと
もに、ＣＨ４への起動信号″Ｓ”をオンにしてＣＨＣ５
はＣＨ４からの起動・１ｄｇ″Ｓ”に対する応答信号″
Ｒ″を待つ。
その間の情報のやシ取シをシーケンスで示す。いまＣＰ
ＵＩからコマンドによシ起動されると、Ｃ）ＩＣ３がレ
ジスタＡに起動情報金セントし、この起動清報をさらに
ＣＨ４から読出しできるレジスタＡ′にセットするとと
もに、ＣＨ４への起動信号″Ｓ”をオンにしてＣＨＣ５
はＣＨ４からの起動・１ｄｇ″Ｓ”に対する応答信号″
Ｒ″を待つ。
ＣＨ４は起動信号゛Ｓ”を受けると）起動情報がセット
されているレジスタＡ′を読出して起動情報を内部レジ
スタＸ′にセットし、応答信号″′Ｒ”をオンにする。
されているレジスタＡ′を読出して起動情報を内部レジ
スタＸ′にセットし、応答信号″′Ｒ”をオンにする。
ＣｕＯ２は応答信号１”を受けると、主記憶（ＭＳ Ｕ
）２上に格納されたチャネルアドレスワード（ＣＡＷ）
をＣＰＵＩにフェッチを行ないレジスタＢにセットし蔦
さらにＣＨ４から絖出しできるレジスタ「にセットして
、起動信号″ｓ″をオフにした後、応答信号１１ＲＩＩ
がオフになるのを待つ。
）２上に格納されたチャネルアドレスワード（ＣＡＷ）
をＣＰＵＩにフェッチを行ないレジスタＢにセットし蔦
さらにＣＨ４から絖出しできるレジスタ「にセットして
、起動信号″ｓ″をオフにした後、応答信号１１ＲＩＩ
がオフになるのを待つ。
ＣＨ４は起＃１．を号”ｓ”がオフになったら、ＣＡＷ
がセットされているレジスタＢ′を読出し、これをレジ
スタＢ”Ｋセットした後、応答信号″′Ｒ″をオフにし
て一連の起動ジ−タンスを終了する。
がセットされているレジスタＢ′を読出し、これをレジ
スタＢ”Ｋセットした後、応答信号″′Ｒ″をオフにし
て一連の起動ジ−タンスを終了する。
第６図は従来の起動シーケンスを流れ図で示したもので
ある。
ある。
すなわち、ＣＰＵ１のコマンドによ、り、ＣｕＯ３が起
動情報をレジスタＡにセットし、次にＣＨ４がアクセス
できるレジスタＡ′にセットしｆＣ後起動信号″’ｓ”
ｔ、ｔｙする。ＣＨ４はレジスタＡ′から起動情報を読
出して内部レジスタににセットし応答信号″Ｒ″をオン
とする。
動情報をレジスタＡにセットし、次にＣＨ４がアクセス
できるレジスタＡ′にセットしｆＣ後起動信号″’ｓ”
ｔ、ｔｙする。ＣＨ４はレジスタＡ′から起動情報を読
出して内部レジスタににセットし応答信号″Ｒ″をオン
とする。
これでＣＰＵ１とＣＨ４の結合が行なわれたことになる
。
。
Ｃｆ（Ｃ５はこれを受けてからチャネルアドレスワード
（ＣＡＷ）のフェッチをＣＰＵ１に行ない、ＣＡＷｋ受
ケてレジスタＢにセットする。さらにＣＨ４がアクセス
できるレジスタＢ′にセットして、起動信号＠Ｓ＃をオ
フにする。
（ＣＡＷ）のフェッチをＣＰＵ１に行ない、ＣＡＷｋ受
ケてレジスタＢにセットする。さらにＣＨ４がアクセス
できるレジスタＢ′にセットして、起動信号＠Ｓ＃をオ
フにする。
ＣＨ４は”Ｓ”がオフになったら、ＣＡＷがセットされ
ているレジスタＢ”ｉｋ、読出してこれをレジスタＢ′
にセットし、応答１Ｎ号”Ｒ”をオフとする。
ているレジスタＢ”ｉｋ、読出してこれをレジスタＢ′
にセットし、応答１Ｎ号”Ｒ”をオフとする。
ここで１＋：Ｑ題となるのは、ＣＰＵ１とＣＨ４との結
合が行なわれた後、ＣＡＷのフェッチを行なっているこ
とである。起動情報のセットｌ！： ＣＡＷ’＋７）
７ ｘツテ°とを直列に行なっているため、起動７−ケ
ンスの処理時間が長くかかることである。本発明者はこ
の両者の内容を検討した結果同時並列に設屋できること
が判ったもので必る。
合が行なわれた後、ＣＡＷのフェッチを行なっているこ
とである。起動情報のセットｌ！： ＣＡＷ’＋７）
７ ｘツテ°とを直列に行なっているため、起動７−ケ
ンスの処理時間が長くかかることである。本発明者はこ
の両者の内容を検討した結果同時並列に設屋できること
が判ったもので必る。
（３）発明の目的
本発明の目的はチャネル制御部におけるチャネルの起動
シーケンスで起動情報のセットとＣＡＷのフェッチとを
同時並列に行ない処理時間を短縮したチャネルコマンド
アドレス制御方式を提供スることである。
シーケンスで起動情報のセットとＣＡＷのフェッチとを
同時並列に行ない処理時間を短縮したチャネルコマンド
アドレス制御方式を提供スることである。
（４）発明の構成
前記目的を達成するため、本発明のチャネルコマンドア
ドレス制御方式は情報処理装置（ＣＰＵ）のコマンドに
よりチャネルを起動しＣＰＵとの結合を制御するチャネ
ル制御部において、起動待起動１＃報をチャネルがアク
セスできるレジスタにセットすると同時にチャネルコマ
ンドアドレス情報をＣＰＵにフェッチする手段を設け、
該フェッチ動作をチャネルとの結合中に行なわないよう
に制御することを特徴とするものである。
ドレス制御方式は情報処理装置（ＣＰＵ）のコマンドに
よりチャネルを起動しＣＰＵとの結合を制御するチャネ
ル制御部において、起動待起動１＃報をチャネルがアク
セスできるレジスタにセットすると同時にチャネルコマ
ンドアドレス情報をＣＰＵにフェッチする手段を設け、
該フェッチ動作をチャネルとの結合中に行なわないよう
に制御することを特徴とするものである。
（５）発明の実施例
第４図は本発明の起動シーケンスを図形で示したもので
ある。
ある。
同図において、ＣＰＵ１からのコマンドにょシ、Ｃ１１
ｃ３がレジスタＡに起動情報をセットし、この起動情報
をさらにＣＨ４からアクセスできるレジスタＡ′にセッ
トするとともに、ＣＡＷをＣＰＵＩに７エツテを行ない
このデータをレジスタＢにセットし、さらにＣＨ４から
アクセスできるレジスタＢ′にセットする。これと同時
に起動信号”Ｓ”をオンにしてＣｕＯ２はＣＨ４からの
応答信号″′Ｒ″を待つ。
ｃ３がレジスタＡに起動情報をセットし、この起動情報
をさらにＣＨ４からアクセスできるレジスタＡ′にセッ
トするとともに、ＣＡＷをＣＰＵＩに７エツテを行ない
このデータをレジスタＢにセットし、さらにＣＨ４から
アクセスできるレジスタＢ′にセットする。これと同時
に起動信号”Ｓ”をオンにしてＣｕＯ２はＣＨ４からの
応答信号″′Ｒ″を待つ。
ＣＨ４は起動信号″ｌ５ＩＩを受けると、起動情報がセ
ットされているレジスタＡ′をアクセスしてこのデータ
をレジスタＡ“にセットし、応答信号１”をオンにする
。
ットされているレジスタＡ′をアクセスしてこのデータ
をレジスタＡ“にセットし、応答信号１”をオンにする
。
ＣｕＯ２は応答信号”Ｒ″を受けると、直ちに起動信号
″′Ｓ″をオフにして、応答信号１Ｒ″がオフになるの
を待つ。
″′Ｓ″をオフにして、応答信号１Ｒ″がオフになるの
を待つ。
ＣＨ４は起動信号”Ｓ”がオフになったら、ｃＡｗがセ
ットされているレジスタＢ′をアクセスし、このデータ
をレジスタＢ“にセットし、応答信号″Ｒ″をオフにし
て一連の起動シーケンスを終了する。
ットされているレジスタＢ′をアクセスし、このデータ
をレジスタＢ“にセットし、応答信号″Ｒ″をオフにし
て一連の起動シーケンスを終了する。
本発明が第２図の従来例と異なる点は囲み（イ）と■′
で示すように、前者が起＊’ｒ＊ａｔレジスタＡ′にセ
ットするのみであるのに対し、後者はこれと同時にＣＡ
Ｗフェッチを行なったものである。次に囲み＠と＠′で
示すように、前者がＣＰＵ１と（’Ｈ４との結合後にＣ
ＡＷフェッチを行なって起動信号１Ｓ”をオフとするの
に対し、後者ではＣＡＷフェッチは当然省かれ直ちに′
Ｓ″をオフとする。このようにＣＡＷの７工ツチ時点を
変更することによ）起動シーケンスの処理時間を短縮す
ることができる。
で示すように、前者が起＊’ｒ＊ａｔレジスタＡ′にセ
ットするのみであるのに対し、後者はこれと同時にＣＡ
Ｗフェッチを行なったものである。次に囲み＠と＠′で
示すように、前者がＣＰＵ１と（’Ｈ４との結合後にＣ
ＡＷフェッチを行なって起動信号１Ｓ”をオフとするの
に対し、後者ではＣＡＷフェッチは当然省かれ直ちに′
Ｓ″をオフとする。このようにＣＡＷの７工ツチ時点を
変更することによ）起動シーケンスの処理時間を短縮す
ることができる。
第５図は本発明の起動シーケンスの流れ図を示したもの
である。
である。
ｓ２図との相違点は、■、■′に示すように、本発明で
は起動情報Ａ−＋にセットおよびＣＡＷのフェッチ、
Ｂ−）Ｂ’上セツト並列処理した代シに、＠’、＠’で
示すように、ＣＰＵＩとＣＨ４の結合後のＣＨＣ処理を
″Ｓ″オフのみとすることができ、流れ図によっても処
理時間の短縮が明らかに示される。
は起動情報Ａ−＋にセットおよびＣＡＷのフェッチ、
Ｂ−）Ｂ’上セツト並列処理した代シに、＠’、＠’で
示すように、ＣＰＵＩとＣＨ４の結合後のＣＨＣ処理を
″Ｓ″オフのみとすることができ、流れ図によっても処
理時間の短縮が明らかに示される。
（６）発明の詳細
な説明したように、本発明によれば、起動待起動情報を
チャネルがアクセスできるレジスタにセットすると同時
に、ＣＡＷをＣＰＵにフェッチすることによ〕、該フェ
ッチ動作をチャネルとの結合中に行なわないようにして
処理時間を短縮することができるものである。
チャネルがアクセスできるレジスタにセットすると同時
に、ＣＡＷをＣＰＵにフェッチすることによ〕、該フェ
ッチ動作をチャネルとの結合中に行なわないようにして
処理時間を短縮することができるものである。
第１図は入出力装置の情報処理系の一般説明図、第２図
は従来例の起動７−ケ／スの説明図、第６図は同流れ図
、第４図は本発明の起動シーケンスの説明図、第５図は
同流れ図でアシ、図中１は情報処理装置（ＣＰＵ）、２
は主記憶（ＭＳＵ）、５はチャネル制御部（ＣＨＣ）、
４はチャネル（ＣＨ）、Ａ 、 Ａ：ｓ Ａ：’、 Ｂ
、 Ｂ’、 Ｂ”はレジスタを示す。 特許出願人 富士通株式会社 復代理人 弁理士 １）坂 善 重 第３図 第５図
は従来例の起動７−ケ／スの説明図、第６図は同流れ図
、第４図は本発明の起動シーケンスの説明図、第５図は
同流れ図でアシ、図中１は情報処理装置（ＣＰＵ）、２
は主記憶（ＭＳＵ）、５はチャネル制御部（ＣＨＣ）、
４はチャネル（ＣＨ）、Ａ 、 Ａ：ｓ Ａ：’、 Ｂ
、 Ｂ’、 Ｂ”はレジスタを示す。 特許出願人 富士通株式会社 復代理人 弁理士 １）坂 善 重 第３図 第５図
Claims (1)
- 情報処理装置（ＣＰＵ）のコマンドによシテヤネルを起
動しＣＰＵとの結合を制御するチャネル制御部において
、起動待起動情報をチャネルがアクセスできるレジスタ
にセットすると同時にチャネルコマンドアドレス情報を
ＣＰＵにフェッチする手段を設け、該フェッチ動作金チ
ャネルとのｍ１合中に行なわないように制御することを
特徴とするチャネルコマンドアドレス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12899983A JPS6020262A (ja) | 1983-07-15 | 1983-07-15 | チヤネルコマンドアドレス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12899983A JPS6020262A (ja) | 1983-07-15 | 1983-07-15 | チヤネルコマンドアドレス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6020262A true JPS6020262A (ja) | 1985-02-01 |
Family
ID=14998632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12899983A Pending JPS6020262A (ja) | 1983-07-15 | 1983-07-15 | チヤネルコマンドアドレス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020262A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH063853U (ja) * | 1991-10-28 | 1994-01-18 | 東洋製罐株式会社 | 泡状液体絞り出し容器 |
| JPH0665251U (ja) * | 1993-02-15 | 1994-09-13 | 東洋製罐株式会社 | 泡状液体絞り出し容器 |
| US5467898A (en) * | 1993-05-05 | 1995-11-21 | Toyo Seikan Kaisha, Ltd. | Liquid foam-discharging, squeezable vessel |
-
1983
- 1983-07-15 JP JP12899983A patent/JPS6020262A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH063853U (ja) * | 1991-10-28 | 1994-01-18 | 東洋製罐株式会社 | 泡状液体絞り出し容器 |
| JPH0665251U (ja) * | 1993-02-15 | 1994-09-13 | 東洋製罐株式会社 | 泡状液体絞り出し容器 |
| US5467898A (en) * | 1993-05-05 | 1995-11-21 | Toyo Seikan Kaisha, Ltd. | Liquid foam-discharging, squeezable vessel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0496163A (ja) | Ｄｍａコントローラ | |
| JP3152535B2 (ja) | データ処理装置 | |
| JPH10111806A (ja) | プログラム起動方式 | |
| JPH0581145A (ja) | Ｅｅｐｒｏｍへのデータ書き込み回路 | |
| JP2004013338A (ja) | データ処理装置および方法 | |
| JP2760694B2 (ja) | マイクロプロセッサ | |
| JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH01140232A (ja) | マイクロプログラム制御方式 | |
| JPH07210454A (ja) | 高速化処理装置 | |
| JPH04312148A (ja) | 記憶装置 | |
| JPS6218932B2 (ja) | ||
| JPS59132376A (ja) | パターン読出し試験装置 | |
| JPS5812052A (ja) | 情報処理装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH04310140A (ja) | 計算機システム | |
| JPH0364903B2 (ja) | ||
| JPS6215645A (ja) | 中央処理装置 | |
| JPS6182238A (ja) | 命令の条件分岐制御方法 | |
| JPH0317135B2 (ja) | ||
| JPS58161044A (ja) | プログラム復帰処理方式 | |
| JPS60225960A (ja) | デ−タ処理装置 | |
| JPH02282825A (ja) | シーケンス制御回路 | |
| JPH04256023A (ja) | マイクロ命令実行方式 | |
| JPH04175927A (ja) | プログラムのパッチ方式 |