JPS6126476A - インバ−タ制御回路 - Google Patents

インバ−タ制御回路

Info

Publication number
JPS6126476A
JPS6126476A JP14645984A JP14645984A JPS6126476A JP S6126476 A JPS6126476 A JP S6126476A JP 14645984 A JP14645984 A JP 14645984A JP 14645984 A JP14645984 A JP 14645984A JP S6126476 A JPS6126476 A JP S6126476A
Authority
JP
Japan
Prior art keywords
inverter
frequency
microcomputer
data
inverter frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14645984A
Other languages
English (en)
Inventor
Yasuyuki Chihara
千原 靖之
Hachiro Sasai
笹井 八郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Ecology Systems Co Ltd
Original Assignee
Matsushita Seiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Seiko Co Ltd filed Critical Matsushita Seiko Co Ltd
Priority to JP14645984A priority Critical patent/JPS6126476A/ja
Publication of JPS6126476A publication Critical patent/JPS6126476A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、交流電動機を速度制御するインバータ装置の
制御回路に係わる。
従来例の構成とその問題点 従来のインバータ制御回路の構成を第1図〜第3図に示
す。第1図において、1はワンチップ・マイクロコンピ
ュータ(以下マイコンと略す)、2はリード・オンリ・
メモリ(以下ROMと略す)3は発振器、4はインバー
タ周波数指耐データ、5はトランジスタ・インバータへ
のスイッチング信号出力である。第2図は、三相ブリッ
ジに組み立てたトランジスタ・インバータの回路図で、
6個のトランジスタ01〜Q6と、6個のダイオードD
1〜D6と、トランジスタQ1〜Q6のベース増幅回路
6とから構成されている。
従来例の構成の動作を説明する前に、ROM2のデータ
構成について説明する。ROM 2には、一般的には、
4096ワード×8ピツト又は、8192ワー昏×8ビ
ツトが使用され、トランジスタ01〜Q6のベース増幅
回路6を駆動させるスイッチング信号パターンのデータ
が格納されており、インバータ周波数に応じて異なる何
種類かの、スイッチング信号パターンのデータが用意さ
れている。このスイッチング信号パターンのデータは、
それぞれのインバータ周波数に対して、1周期分(位相
角の0度〜360度)が格納されておシ、その1周期分
のデータを繰返し出力することによシ、三相トランジス
タ・インバータを制御するようになっている。
ROM2のデータの構成の一例を第3図に示す。
この例では、インバータ周波数F。の場合のスイッチン
グ信号パターンのデータは、ROM2のアドレスのoo
ooH(末尾のII(Jは16進数であることを示す。
以下同じ)からoaFFHまでの1024ワードに格納
されており、同様に、インバータ周波数F1 のデータ
は、ROM2のアドレス、0400Hから07FFHま
での1024’7−ドに、インバータ周波数F2のデー
タは、ROM2のアドレス、osooHからoBFFH
までの1024ワードに、・・・・・・というようにデ
ータが格納されている。ここで、ROM2の1ワードは
、第3図に示すように、Do−Dyの8ビツトから成っ
ているが、第2図の6個のトランジスタQ1〜Q6を制
御するだけでよいので、スイッチング信号データとして
は、この1ワード8ビツト中の6ビツトだけを使用すれ
ばよい。残シの2ビツトについては適当なデータを入れ
て遊ばせておけばよい。第3図の例では、ピッ)Do−
Desの6ビツトを、トランジスタQ1〜Q6のスイッ
チング信号に対応させて、データの「1」をトランジス
タの「ON」に、データの「0」をトランジスタの1’
−0FFJに対応させている。また、ピッ)D6゜D7
の2ビツトは、遊ばせている。
次に、第1〜3図に基づいて、従来例の構成の動作につ
いて説明する。第3図の、ROM2の構成例では、一つ
のインバータ周波数のスイッチング信号パターンのデー
タは、1o24ワード×6ビツトから成っており、これ
をアドレスの順番に出力して行き、インバータのスイッ
チング信号を得ている。たとえば、インバータ周波数が
F。のo3FFHiで進むと、次には0OOOHに戻シ
再び順番にアドレスして行く、これを繰返すことにi、
ROM2の7)”l/ス0OOOHから03FFHに格
納されているヘインバータ周波数F0のスイッチング信
号データが得られる。従って、ROM2の7ドL’ス0
000Hから03FFHまでの1o24ワ一ド分アドレ
スする時間は、インバータ周波数F0の周期と一致させ
なければならない。他のインバータ周波数F1.F2.
0.、−9.についても同様であるが、これら他のイン
バータ周波数F1.F2.・・・・・・もF。と同じく
、1周期のデータは1024ワードで構成されている。
しかし、それら1o24ワードをアドレスする時間は、
インバータ周波数の周期と一致させなければならないの
で、全て異なる。ここで、ROM2のアドレスを変化さ
せるタイミング周期T(sec)、とインバータ周波数
F(Hz)との間には、次の第1式が成り立つ。
F=1/(1024XT)      −=−(*)前
述のようにROM2をアドレスするのは、マイコン1で
あるが、このマイコン1は、インバータ周波数指令デー
タ4を取シ込み、そのイ〉′バータ周波数指令データ4
に応じて、前述の要領で、ROM2をアドレスする。た
とえば、インバータ周波数指令データ4が、インバータ
周波数F0を指示したとすると、マイコン1は、ROM
2に対して、0OOOHから03FFHまで順番にアド
レスし、これを繰返す。
発振器3の出力は、マイコン1のクロンク端子輩与えら
れて、マイコンのシステム・クロックを発生させている
が、これは、ある一定の周波数である。即ち、マイコン
のマシン・サイクルは発振器3によって決まるある一定
値となっている。
前述のように、インバータ周波数指令データ4が変われ
ばROM2の1024ワード分のアドレス時間を、イン
バータ周波数に応じて変化させるためには、第1式で、
アドレスを変化させるタイミング周期Tを変化させなけ
ればならないが、マイコンのマシン・サイクルが一定値
であるため、タイミング周期Tを変化させるには、マイ
コンのソフトウェアでタイマを構成しなければならない
シタ力って、アドレスを変化させるタイミング周期Tの
最小幅はマイコン1のマイン・サイクルになってしまう
。このことは、一般に、民生用として使用される、4ビ
ツト・ワンチップ・マイコンでは一高速のものでも、マ
シンサ1クルが1(μsec)程度であるということと
併わせて、次に述べるような欠点の原因となっている。
今、ROM2のデータ構造が第3図のようになっている
ものについて考える。マイコン1のマシン・サイクルを
tm(sec)、インバータ周波数Fn(Hz)の時の
、アドレス変化タイミング周期をTn(sec)とする
と、インバータ周波数Fnの時の、最小制御幅ΔFnは
、第1式によシ次式で表わされる。
ΔFn−へきF。や、−Fユ 第2式で、通常、家庭用エアコン等に適用される場合を
想定して、マイコン1のマシン・サイクルtm==1 
(μ5ec)とし、インバータ周波数Fn=30Hz、
 60Hz、 10QHzty)場合にツイテ、それぞ
れ、インバータ周波数の最小制御幅ΔFn  を、第2
式によシ計算すると、次のようになる。
、JF n(F n=30Hz)=0.95Hz   
 ・・・・・・(3)JF  (F  =60Hz)=
3.93Hz    ・−・−(4)    n ΔFn(Fn=1oOH2)=11.41H2・・・・
・・(5)第3〜6式から分かるように、インバータ周
波数が低い場合には、周波数を細かく制御できるが、イ
ンバータ周波数が高くなり100Hzになると、インバ
ータ周波数の最小制御幅が1oHz以上にもなってしま
う。
以上のように、従来例による構成では、インバータ周波
数によって、制御し得る最小インバータ周波数の幅は異
なシ、インバータ周波数が高くなるほど、制御周波数幅
は粗くなシ、実用的でないという欠点を有している。
発明の目的 本発明は、上記従来の欠点を解消するもので、簡単な構
成にて、実用的なインバータの制御回路を提供するもの
である。
発明の構成 本発明は、インバータ周波数指令データに応じて、マイ
コンのシステム・クロックを可変させ、あらかじめ、イ
ンバータのスイッチング信号データを記憶させておいた
ROB/Iを、前記のシステム・    ′クロックを
可変し得るマイコンにて、アドレスすることによって、
インバータのスイッチング信号データの出力周期を可変
させ、目的とするインバータ周波数の信号を得るもので
、インバータ周波数の制御幅を、全可変周波数域にわた
って一定で、かつ、実用上問題ない周波数幅とするもの
である。
実施例の説明 本発明による一実施例を第4図及び第6図に基づいて説
明する。第4図は、一実施例のブロック図である。この
図に示すように、ある一定の周波数で発振する発振器1
0と、その発振出力を入力周波数とし、インバータ周波
数指令データ12の6ビツトデータをレート入力とする
レートマルチプライヤ9と、そのレートマルチプライヤ
9の出力周波数を1/n倍に分周する分周器8と、この
分局器8の出力をクロック入力として、また前記インバ
ータ周波数指令データ12を入力として取シ込むマイコ
ン7と、従来例の第3図に示すデータ構造と同様なRO
M11とから構成されている。
レートマルチプライヤ9の入力周波数flN  と出力
周波数fOUTとの関係は、次式で与えられる。
fOU T−M−fI H/ 64        、
、、 、、、 (6)ここで、変数Mは、レートマルチ
プライヤ9のレート入力、即ち、周波数指令データ12
の6ビツトの状態によシ、0〜63の整数値をとる。今
、この周波数指令データ(レート入力データ)の6ビツ
トを、それぞれ八、B、C,D、E、Fと呼ぶとすると
、変数Mの値は、第5図のようになる。
発振器10の発振周波数は一定であるので、レ−)マル
チプライヤ9の入力周波数fIN  も一定で、第6式
によシ、変数Mとレートマルチプライヤの出力周波数f
OUTは比例関係にあることがわかる。またレートマル
チプライヤの出力周波数はfOUTは、分周器8で、1
/n分周されて、マイコン7のクロックとして与えられ
る。従って、マイコン7のクロックもまた、変数Mに比
例する。
一方、マイコン7は、インバータ周波数指令データ12
を入力データとして取シ込み、そのインバータ周波数に
応じてRoMllにアドレス信号を与え、RoMllは
スイッチング信号パターンを出力するという動作につい
ては、従来例と同様であるが、本発明による実施例にお
いては、前述のように、マイコン7のクロックを、イン
バータ周波数指令データによって変化させるという点が
、従来と異なる。
従って、マイコン7がRoMllにアドレス信号を送る
場合、そのアドレス変化タイミングを、従来例で述べた
ような方法(マイコンのソフトウェアでタイマを構成す
る方法)で変化させる必要はなく、本実施例では、マイ
コン7のクロックを変化させ、このクロックよシ作られ
るマイコン7のマシン・サイクルも比例して変化させる
ことによって、必要なアドレス変化タイミングを作シ出
し、目的とするインバータ周波数でROM11を、繰返
しアドレスすることができる。即ち、マイコン7がアド
レスを変化させるタイミングは、マイコン7のマシン・
サイクルのみに依存するのである。
インバータ周波数Fは、マイコン7のクロック周波数f
。に比例し、さらにレートマルチプライヤ9の変数Mに
も比例する。これらの関係は次式%式% 以上のことよシ、インバータ周波数指令データ12の6
ピノトデータに、第6図において、変数Mとインバータ
周波数とが、比例関係にあるように、意味づけを行なえ
ば、インバータ周波数指令データ12によシ、マイコン
7はRQMllを、そのインバータ周波数に応じて、定
まった範囲を繰返しアドレスし、そのアドレスを変化さ
せるタイミングは、マイコン7のクロックが、自動的に
そのインバータ周波数に応じたクロック周波数と第1,
7式より、本実施例における、インバータ周波数の最小
制御幅ΔFは、 ΔF=FMAX/63          ・・・・・
・(8)となる。ただし、FMAXは、必要とするイン
バータ周波数の最高周波数である。
第8式かられかるように、インバータ周波数が変化して
も、最小制御幅ΔFは一定であシ、また、家庭用エアコ
ン等で利用されるインバータの場合、FMAX ” 1
20 H2程度であるから、最小制御幅ΔF = 2 
Hz弱となり、実用上問題ない程度に迎えることが可能
となる。
第5図は、本発明の他の宋施例で、14はROM内蔵の
マイコンで、第4図のマイコン7とROM11の機能を
一つにしたものである。その他は、第4図と全く同一で
ある。この場合、部品点数が減シ、信頼性、コストの面
で、第4図に比べて有利となる。
発明の効果 このように本発明は非常に簡単な構成で、全可変周波数
域において、その最小可変幅を一定で、実用上問題ない
程度まで小さく迎えることを可能とするなどの実用的効
果を発揮するものである。
【図面の簡単な説明】
第1図は、従来例の構成におけるブロック図、第2図は
同三相トランジスタ・インバータの回路図、第3図は、
従来例および本発明による実施例におけるROMのデー
タ構造の一例を示す図、第4図は、本発明によるは実箒
桝≠#愈−実施例のブロック図、第5図は同他の実施例
のブロック図である。 7“°°°・・マイコン、8・・・・・・分周器、9・
・・・・・レートマルチプライヤ、10・・・・・・発
振器。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第 3 図

Claims (1)

    【特許請求の範囲】
  1. インバータ周波数指令データに応じて、マイクロコンピ
    ュータのシステム・クロックを可変させることにより、
    あらかじめ、リード・オンリ・メモリ(ROM)に記憶
    させてあるインバータのスイッチング信号パターンの出
    力周期を変化させて、目的とするインバータ周波数の信
    号を得るインバータ制御回路。
JP14645984A 1984-07-13 1984-07-13 インバ−タ制御回路 Pending JPS6126476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14645984A JPS6126476A (ja) 1984-07-13 1984-07-13 インバ−タ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14645984A JPS6126476A (ja) 1984-07-13 1984-07-13 インバ−タ制御回路

Publications (1)

Publication Number Publication Date
JPS6126476A true JPS6126476A (ja) 1986-02-05

Family

ID=15408113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14645984A Pending JPS6126476A (ja) 1984-07-13 1984-07-13 インバ−タ制御回路

Country Status (1)

Country Link
JP (1) JPS6126476A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010154753A (ja) * 2010-04-02 2010-07-08 Panasonic Corp スイッチング電源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010154753A (ja) * 2010-04-02 2010-07-08 Panasonic Corp スイッチング電源

Similar Documents

Publication Publication Date Title
US4356544A (en) Apparatus for controlling an inverter main circuit
US5099513A (en) Integrated circuit for generating a melody and ring
KR960024805A (ko) 클럭발생회로
JPS6126476A (ja) インバ−タ制御回路
JPS63500768A (ja) 位相変化装置
JPH0153810B2 (ja)
JP3536426B2 (ja) 波形発生器
JPH0153813B2 (ja)
JPH0153811B2 (ja)
JPS60152297A (ja) インバ−タ駆動制御装置
JPH03273712A (ja) Pll回路
JPH0456504A (ja) 発振周波数のデジタル補償方法及びデジタル補償発振器
JPS60146554A (ja) 周波数変調装置
JPS59201683A (ja) インバ−タの制御回路
JPH09116432A (ja) 可変周波数発生装置およびその出力周波数制御方法
JPS5917875A (ja) 誘導性負荷を有するインバ−タ駆動用のプログラマブル周波数発生器
JPS60252933A (ja) Lsiイニシヤライズ回路
JPS60234470A (ja) インバ−タ駆動制御装置
JPH076156A (ja) マイクロコンピュータ
JPH01227627A (ja) 電源制御用トリガパルス発生回路
JPS58179382A (ja) 時計の報知音発生回路
KR970049367A (ko) 연속신호 발생장치
JPS6147074B2 (ja)
JPS60210051A (ja) Fsk変調装置
JPS5895454A (ja) 断続信号発生回路