JPH0153810B2 - - Google Patents
Info
- Publication number
- JPH0153810B2 JPH0153810B2 JP57124660A JP12466082A JPH0153810B2 JP H0153810 B2 JPH0153810 B2 JP H0153810B2 JP 57124660 A JP57124660 A JP 57124660A JP 12466082 A JP12466082 A JP 12466082A JP H0153810 B2 JPH0153810 B2 JP H0153810B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- microcomputer
- programmable
- programmable counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主として可変速のエアコン用コンプ
レツサモータなどに適用でき、またメロデイ合成
用としても利用できるプログラマブル周波数発生
器に関するものである。
レツサモータなどに適用でき、またメロデイ合成
用としても利用できるプログラマブル周波数発生
器に関するものである。
従来例の構成とその問題点
従来、分周比が広帯域にわたるプログラマブル
タイマを構成するには第１図に示すように分周率
を広範囲とするか、第２図に示すように低ビツト
のプログラマブルカウンタと、バイナリカウンタ
などの縦続接続による方法が知られている。ちな
みにプログラマブルカウンタにより分周された周
波数出力は次式で表わされる。
タイマを構成するには第１図に示すように分周率
を広範囲とするか、第２図に示すように低ビツト
のプログラマブルカウンタと、バイナリカウンタ
などの縦続接続による方法が知られている。ちな
みにプログラマブルカウンタにより分周された周
波数出力は次式で表わされる。
OUT＝OSC／ｎ（ｎ＝１〜（2a−１））
ここでOSCは基準発振器入力、OUTは周波数出
力、ｎは分周比、ａはプログラマブルカウンタの
アドレスビツト数である。
力、ｎは分周比、ａはプログラマブルカウンタの
アドレスビツト数である。
第１図は上式のアドレスビツト数ａを増加した
例である。
例である。
第１図の回路は基準発振部１で周波数OSCを発
生し、これをプログラマブルカウンタ２に入力す
る。一方マイクロコンピユータ３の出力端子0
〜(a-1)よりプログラマブルカウンタ２のアドレ
ス入力P0〜P(a-1)に２進数のアドレスコードが設
定されている。OUTはOSCを分周した出力端子で
ある。
生し、これをプログラマブルカウンタ２に入力す
る。一方マイクロコンピユータ３の出力端子0
〜(a-1)よりプログラマブルカウンタ２のアドレ
ス入力P0〜P(a-1)に２進数のアドレスコードが設
定されている。OUTはOSCを分周した出力端子で
ある。
ここで、アドレスビツト数ａを８とすると分周
比ｎは１〜255となり、またアドレスビツト数ａ
を10とすると、分周比ｎは１〜1023となり、さら
にアドレスビツト数ａを12とすると、分周比ｎは
１〜4095となり、このようにアドレスビツト数ａ
を適当に選ぶことにより所期の目的を達すること
はできるが、この構造は市場に多ビツトのプログ
ラマブルカウンタが存在しないことと、マイクロ
コンピユータのアドレス出力本数が増加し、ソフ
トウエアが繁雑となるなどの欠点を有している。
比ｎは１〜255となり、またアドレスビツト数ａ
を10とすると、分周比ｎは１〜1023となり、さら
にアドレスビツト数ａを12とすると、分周比ｎは
１〜4095となり、このようにアドレスビツト数ａ
を適当に選ぶことにより所期の目的を達すること
はできるが、この構造は市場に多ビツトのプログ
ラマブルカウンタが存在しないことと、マイクロ
コンピユータのアドレス出力本数が増加し、ソフ
トウエアが繁雑となるなどの欠点を有している。
次に第２図の構造について説明する。
同図において、１，２，３は第１図と同じ基準
発振部、プログラマブルカウンタ、マイクロコン
ピユータを示し、４は数段のバイナリーカウンタ
部である。この回路の出力OUTはバイナリーカウ
ンタ部４の各段の出力をマイクロコンピユータ３
の出力01〜0xを用いて選択する出力選択部５
により選択出力される。
発振部、プログラマブルカウンタ、マイクロコン
ピユータを示し、４は数段のバイナリーカウンタ
部である。この回路の出力OUTはバイナリーカウ
ンタ部４の各段の出力をマイクロコンピユータ３
の出力01〜0xを用いて選択する出力選択部５
により選択出力される。
一例として、プログラマブルカウンタ２が８ビ
ツトで出力OUTとしてOSC／600が必要な場合プロ
グラマブルカウンタ２の分周範囲は分周比ｎが１
〜255であるからその出力はOUT＝OSC／（150×
22）となる。
ツトで出力OUTとしてOSC／600が必要な場合プロ
グラマブルカウンタ２の分周範囲は分周比ｎが１
〜255であるからその出力はOUT＝OSC／（150×
22）となる。
したがつて、マイクロコンピユータ３の出力端
子7〜0から出力されるアドレスコードは
10010110となり、マイクロコンピユータ３の出力
端子0(x-2)のみを“Ｈ”とすることにより得ら
れる。この方法では分周比がある程度任意に作り
出せ、市場にある汎用のICを用いて構成できる
という利点はあるものの、部品点数が多く、マイ
クロコンピユータの出力端子も多く占有し、実用
的ではない。
子7〜0から出力されるアドレスコードは
10010110となり、マイクロコンピユータ３の出力
端子0(x-2)のみを“Ｈ”とすることにより得ら
れる。この方法では分周比がある程度任意に作り
出せ、市場にある汎用のICを用いて構成できる
という利点はあるものの、部品点数が多く、マイ
クロコンピユータの出力端子も多く占有し、実用
的ではない。
発明の目的
本発明は、上記従来の欠点を克服するべく、汎
用のICを用い、マイクロコンピユータのソフト
ウエアに大きな負担をかけず、また出力端子も多
く占有せず、簡単な回路構成のプログラマブルカ
ウンタが得られることを目的とするものである。
用のICを用い、マイクロコンピユータのソフト
ウエアに大きな負担をかけず、また出力端子も多
く占有せず、簡単な回路構成のプログラマブルカ
ウンタが得られることを目的とするものである。
発明の構成
本発明は、マイクロコンピユータで充分追随で
きる領域の周波数をマイクロコンピユータのソフ
トウエアによる分周で合成し、その周波数以上の
周波数領域をプログラマブルカウンタの出力を直
接出力することにより合わせてプログラマブルカ
ウンタとバイナリカウンタの縦続接続回路を等価
的に構成し、ソフトウエア分周を任意の整数とし
てバイナリカウンタを使用するよりはより自由度
を高くしたものである。
きる領域の周波数をマイクロコンピユータのソフ
トウエアによる分周で合成し、その周波数以上の
周波数領域をプログラマブルカウンタの出力を直
接出力することにより合わせてプログラマブルカ
ウンタとバイナリカウンタの縦続接続回路を等価
的に構成し、ソフトウエア分周を任意の整数とし
てバイナリカウンタを使用するよりはより自由度
を高くしたものである。
実施例の説明
以下、本発明の一実施例としてルームエアコン
用インバータのPWM方式の原発振回路の構成に
ついて第３図により説明する。ここでPWM方式
とはパルス巾変調方式の略語でインバータに加え
る電圧の時間による積分値が正弦波に近似するよ
うに電圧のチヨツピングアルゴリズムを構成した
方式である。
用インバータのPWM方式の原発振回路の構成に
ついて第３図により説明する。ここでPWM方式
とはパルス巾変調方式の略語でインバータに加え
る電圧の時間による積分値が正弦波に近似するよ
うに電圧のチヨツピングアルゴリズムを構成した
方式である。
同図において、１は基準周波数OSCを発生する
基準周波数発生器、２はバイナリカウンタを内蔵
した汎用のプログラマブルカウンタ、３はＰ−
MOSのマイクロコンピユータ、４はプログラマ
ブルカウンタ２に内蔵されたバイナリカウンタ、
５は出力周波数レンジによりデータ1、2および
3を切換え出力する選択出力回路である。
基準周波数発生器、２はバイナリカウンタを内蔵
した汎用のプログラマブルカウンタ、３はＰ−
MOSのマイクロコンピユータ、４はプログラマ
ブルカウンタ２に内蔵されたバイナリカウンタ、
５は出力周波数レンジによりデータ1、2および
3を切換え出力する選択出力回路である。
上記構成において、基準周波数発生器１により
発生した周波数OSCはプログラマブルカウンタ２
のCLK端子に入力され、アドレス入力P0〜P7へ
マイクロコンピユータ３の出力0〜7よりアド
レスコードが入力され分周比が決定される。プロ
グラマブルカウンタ２の直接出力は1であり、プ
ログラマブルカウンタ２に内蔵されたバイナリカ
ウンタ４の出力は2で、この出力2はマイクロコ
ンピユータ３の割り込み入力I0に入力されてい
る。前記出力2をマイクロコンピユータ３のソフ
トウエアにより分周した出力が3で、最終周波数
出力OUTは周波数レンジによりマイクロコンピユ
ータ３の出力端子01〜03により指定された選
択出力回路５を経て選択出力される。ここで1＝
OSC／ｎ（ｎ＝１〜255）、2＝OSC／（２×ｎ）
（ｎ＝１〜255）、3＝OSC／（２×ｎ×ｍ）（ｎ＝
１〜255、ｍ＝１、２、３……）となる。ちなみ
にｎはプログラマブルカウンタ２のアドレス入力
（P0〜P7）に加えられるバイナリーコードであ
り、ｍはマイクロコンピユータ３のソフトウエア
による分周比である。
発生した周波数OSCはプログラマブルカウンタ２
のCLK端子に入力され、アドレス入力P0〜P7へ
マイクロコンピユータ３の出力0〜7よりアド
レスコードが入力され分周比が決定される。プロ
グラマブルカウンタ２の直接出力は1であり、プ
ログラマブルカウンタ２に内蔵されたバイナリカ
ウンタ４の出力は2で、この出力2はマイクロコ
ンピユータ３の割り込み入力I0に入力されてい
る。前記出力2をマイクロコンピユータ３のソフ
トウエアにより分周した出力が3で、最終周波数
出力OUTは周波数レンジによりマイクロコンピユ
ータ３の出力端子01〜03により指定された選
択出力回路５を経て選択出力される。ここで1＝
OSC／ｎ（ｎ＝１〜255）、2＝OSC／（２×ｎ）
（ｎ＝１〜255）、3＝OSC／（２×ｎ×ｍ）（ｎ＝
１〜255、ｍ＝１、２、３……）となる。ちなみ
にｎはプログラマブルカウンタ２のアドレス入力
（P0〜P7）に加えられるバイナリーコードであ
り、ｍはマイクロコンピユータ３のソフトウエア
による分周比である。
ここでマイクロコンピユータ３は通常、他のシ
ステム制御も受け持つており、スピードもそれほ
ど早くできないので、出力3の出力時における出
力2は比較的低い周波数に設定する必要がある。
ステム制御も受け持つており、スピードもそれほ
ど早くできないので、出力3の出力時における出
力2は比較的低い周波数に設定する必要がある。
ルームエアコン用インバータのPWM方式は通
常モータの同期周波数0にキヤリアを乗じたもの
を原発振とする場合が多いが、ここでその一実施
例の計算結果を第４図に示す。同図に示すものは
キヤリアを42、OSC＝320KHz、周波数出力範囲を
同期周波数に換算して、２〜90Hzとして１Hzステ
ツプで出力できるようにしたものである。分周比
の欄において左側第１項の85〜254はプログラマ
ブルカウンタ分周比、第２項はプログラマブルカ
ウンタに付属したバイナリカウンタの出力指定、
第３項の２の乗数はマイクロコンピユータのソフ
トウエアによる分周比を示している。
常モータの同期周波数0にキヤリアを乗じたもの
を原発振とする場合が多いが、ここでその一実施
例の計算結果を第４図に示す。同図に示すものは
キヤリアを42、OSC＝320KHz、周波数出力範囲を
同期周波数に換算して、２〜90Hzとして１Hzステ
ツプで出力できるようにしたものである。分周比
の欄において左側第１項の85〜254はプログラマ
ブルカウンタ分周比、第２項はプログラマブルカ
ウンタに付属したバイナリカウンタの出力指定、
第３項の２の乗数はマイクロコンピユータのソフ
トウエアによる分周比を示している。
第４図より3の出力時はマイクロコンピユータ
に入力している周波数の最大値がOSC／（２×
136）≒1.1KHz程度となつており、この程度の値
であれば市販の４ビツトのマイクロコンピユータ
でも充分追随して処理しうる値である。またマイ
クロコンピユータ３の入力I0が割り込み入力でき
ない場合は、ソフトウエアによるタイマを使用し
て出力3を合成することもできる。
に入力している周波数の最大値がOSC／（２×
136）≒1.1KHz程度となつており、この程度の値
であれば市販の４ビツトのマイクロコンピユータ
でも充分追随して処理しうる値である。またマイ
クロコンピユータ３の入力I0が割り込み入力でき
ない場合は、ソフトウエアによるタイマを使用し
て出力3を合成することもできる。
なお、本実施例においてはルームエアコン用イ
ンバータのPWM方式について説明したが、ダイ
ナミツクレンジの広い周波数を必要としている用
途、例えばメロデイ合成用としても同様に実施で
きる。
ンバータのPWM方式について説明したが、ダイ
ナミツクレンジの広い周波数を必要としている用
途、例えばメロデイ合成用としても同様に実施で
きる。
発明の効果
本発明によればプログラマブル周波数発生器に
より任意の周波数を発生させる際に比較的周波数
の低い部分をマイクロコンピユータによる分周で
受け持つているため、構成部品を増加させること
なく、システムとしての分周比を自在に変えるこ
とができ、その結果、基本的なプログラマブルカ
ウンタを汎用の安価なもので構成でき、コスト的
に多大のメリツトが得られ、またソフトウエアに
よる分周比は整数分の１とできるので、従来のよ
うなプログラマブルカウンタとバイナリカウンタ
の構成に比較して分周比の自由度が高くなり、さ
らにソフトウエアにかかる負担については割り込
み入力を使用した場合は単に分周指定および出力
選択だけであるため、多ビツトのプログラマブル
カウンタを使用するよりもいたつて簡略化するこ
とができるなど、種々の利点を有するものであ
る。
より任意の周波数を発生させる際に比較的周波数
の低い部分をマイクロコンピユータによる分周で
受け持つているため、構成部品を増加させること
なく、システムとしての分周比を自在に変えるこ
とができ、その結果、基本的なプログラマブルカ
ウンタを汎用の安価なもので構成でき、コスト的
に多大のメリツトが得られ、またソフトウエアに
よる分周比は整数分の１とできるので、従来のよ
うなプログラマブルカウンタとバイナリカウンタ
の構成に比較して分周比の自由度が高くなり、さ
らにソフトウエアにかかる負担については割り込
み入力を使用した場合は単に分周指定および出力
選択だけであるため、多ビツトのプログラマブル
カウンタを使用するよりもいたつて簡略化するこ
とができるなど、種々の利点を有するものであ
る。
第１図および第２図はそれぞれ異なる従来例を
示すプログラマブルタイマの回路図、第３図は本
発明の一実施例を示すプログラマブル周波数発生
器の回路図、第４図は同プログラマブル周波数発
生器における具体的な設計例を示す説明図であ
る。 １……基準周波数発生器、２……プログラマブ
ルカウンタ、３……マイクロコンピユータ、４…
…バイナリカウンタ、５……選択出力回路。
示すプログラマブルタイマの回路図、第３図は本
発明の一実施例を示すプログラマブル周波数発生
器の回路図、第４図は同プログラマブル周波数発
生器における具体的な設計例を示す説明図であ
る。 １……基準周波数発生器、２……プログラマブ
ルカウンタ、３……マイクロコンピユータ、４…
…バイナリカウンタ、５……選択出力回路。
Claims (1)
- １ アドレス入力を備えたプログラマブルカウン
タと、選択出力を備えたマイクロコンピユータと
からなり、前記プログラマブルカウンタのアドレ
ス入力を前記マイクロコンピユータにより操作
し、前記プログラマブルカウンタの出力を前記マ
イクロコンピユータの入力端子に取り込み、分岐
周波数として固定の周波数を設定し、前記マイク
ロコンピユータの選択出力を切換えることによ
り、前記分岐周波数以上でかつ上限周波数までの
周波数域では前記プログラマブルカウンタの出力
をそのまま出力し、前記分岐周波数以下でかつ下
限周波数までの周波数域では前記プログラマブル
カウンタの出力を前記マイクロコンピユータのソ
フトウエアによる分周により出力するようにした
プログラマブル周波数発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124660A JPS5915334A (ja) | 1982-07-16 | 1982-07-16 | プログラマブル周波数発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124660A JPS5915334A (ja) | 1982-07-16 | 1982-07-16 | プログラマブル周波数発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5915334A JPS5915334A (ja) | 1984-01-26 |
| JPH0153810B2 true JPH0153810B2 (ja) | 1989-11-15 |
Family
ID=14890893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124660A Granted JPS5915334A (ja) | 1982-07-16 | 1982-07-16 | プログラマブル周波数発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915334A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5020082A (en) * | 1988-06-15 | 1991-05-28 | Seiko Epson Corporation | Asynchronous counter |
| US4998075A (en) * | 1989-10-26 | 1991-03-05 | Western Digital Corporation | Programmable multiple oscillator circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935533B2 (ja) * | 1976-12-17 | 1984-08-29 | 日本電気株式会社 | 非同期型数値制御計数器 |
| JPS5514758A (en) * | 1978-07-17 | 1980-02-01 | Mitsubishi Electric Corp | Pulse counter |
| JPS5553234U (ja) * | 1978-10-05 | 1980-04-10 |
-
1982
- 1982-07-16 JP JP57124660A patent/JPS5915334A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5915334A (ja) | 1984-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727468A (en) | Digital PWM control circuit | |
| US4356544A (en) | Apparatus for controlling an inverter main circuit | |
| JPH0153810B2 (ja) | ||
| US5847536A (en) | Motor control circuit equipped with correction means therein | |
| JPH0153812B2 (ja) | ||
| JPH0153811B2 (ja) | ||
| JPH0153813B2 (ja) | ||
| US7880428B2 (en) | Controller for induction motor | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| JPS6126476A (ja) | インバ−タ制御回路 | |
| JP2005176472A (ja) | Ｐｗｍ駆動装置 | |
| JPS6158476A (ja) | インバ−タの制御回路 | |
| JPS59190724A (ja) | 周波数可変のパルス発生器 | |
| JPH044482A (ja) | マイクロコンピュータ | |
| JPS63133872A (ja) | インバ−タ制御装置 | |
| JPH01227627A (ja) | 電源制御用トリガパルス発生回路 | |
| SU1457141A1 (ru) | Устройство дл управлени электродвигателем переменного тока | |
| JPS5914370A (ja) | インバ−タ制御装置 | |
| Boys et al. | Random PWM inverter drive systems: theory and practice | |
| JPS60152297A (ja) | インバ−タ駆動制御装置 | |
| JPS59212019A (ja) | パルスパタ−ン発生回路 | |
| JPS6074973A (ja) | 同期式ｐｗｍインバ−タの基準信号作成回路 | |
| JPH0527345B2 (ja) | ||
| JPS6244097A (ja) | 電動機駆動用インバ−タ回路 | |
| JPH02188194A (ja) | インバータ制御方法 |