JPS61270831A - ＳｉＯ↓２膜のドライエツチングによる除去後におけるＳｉ表面処理方法 - Google Patents
ＳｉＯ↓２膜のドライエツチングによる除去後におけるＳｉ表面処理方法Info
- Publication number
- JPS61270831A JPS61270831A JP60111631A JP11163185A JPS61270831A JP S61270831 A JPS61270831 A JP S61270831A JP 60111631 A JP60111631 A JP 60111631A JP 11163185 A JP11163185 A JP 11163185A JP S61270831 A JPS61270831 A JP S61270831A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gas
- film
- dry etching
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子デバイス製造プロセスに用いるＳｉ表面
処理方法に関するものである。
処理方法に関するものである。
従来、Ｓ１表面上のＳｉｎ、膜のエツチングには、少な
くともＣを含むガスを用いた反応性イオンこツチング（
以後ＲＩＥと略称する）が用いられている。
くともＣを含むガスを用いた反応性イオンこツチング（
以後ＲＩＥと略称する）が用いられている。
（Ｒ，Ａ、Ｈ，Ｈｅ１ｎｅｃｋｅ、 ５ｏｌｉｄ−Ｓｔ
ｃｔｅ Ｅ１ｅｃｔｒｏｎ＋ １８巻１１４６〜１１
４７ペ一ジ１９７５年）。
ｃｔｅ Ｅ１ｅｃｔｒｏｎ＋ １８巻１１４６〜１１
４７ペ一ジ１９７５年）。
このようなエツチングを行った場合、例えば第１図（α
）のＸＰＳ測定結果から求めた表面組成によって１１に
示す、ように、Ｓ１０．膜のエツチングによる除去によ
って現れる８１表面にはＣ等の吸着が多く、また第１図
（ｂ）の□□□凹の写真によって示すように、５ｉｎｓ
膜下の８１が単結晶であり九場合にはＳ１表面には単結
晶のような結晶性は全く見られなくなる。
）のＸＰＳ測定結果から求めた表面組成によって１１に
示す、ように、Ｓ１０．膜のエツチングによる除去によ
って現れる８１表面にはＣ等の吸着が多く、また第１図
（ｂ）の□□□凹の写真によって示すように、５ｉｎｓ
膜下の８１が単結晶であり九場合にはＳ１表面には単結
晶のような結晶性は全く見られなくなる。
このような表面状態の劣化は、このＳ１表面を用いて作
製した電子デバイスの特性に悪影響を及ぼすという欠点
があった・ 本発明はこのような従来のＳ玉表面上５ｉｎｓ膜ドライ
エツチング方法の欠点を除去せしめて、５ｉｏｔ膜をド
ライエツチングした後のＳ１表面上の不純物化学吸着を
減少させるとともに、ドライエツチング前のＳｉ表面（
Ｓｉ−ＳｔＯｗ界面に近い部分）の結晶性を再現させる
ことを可能とするＳ１０！膜のドライエツチングによる
除去後Ｏ８１表面処理方法を提供することを目的とする
。
製した電子デバイスの特性に悪影響を及ぼすという欠点
があった・ 本発明はこのような従来のＳ玉表面上５ｉｎｓ膜ドライ
エツチング方法の欠点を除去せしめて、５ｉｏｔ膜をド
ライエツチングした後のＳ１表面上の不純物化学吸着を
減少させるとともに、ドライエツチング前のＳｉ表面（
Ｓｉ−ＳｔＯｗ界面に近い部分）の結晶性を再現させる
ことを可能とするＳ１０！膜のドライエツチングによる
除去後Ｏ８１表面処理方法を提供することを目的とする
。
本発明はＳ１表面上のＳｉＯ２膜を少なくともＣを含む
ガスを用いてドライエツチングした後に現れるＳｉ表面
に対し、引き続き５ＩＣ１ａガスを用いてドライエツチ
ングを加え、Ｓ１表面の不純物吸着を減少させるととも
に、Ｓｉｎ、腰下のＳｔが単結晶であった場合には８１
表面の結晶性を回復させるものである。
ガスを用いてドライエツチングした後に現れるＳｉ表面
に対し、引き続き５ＩＣ１ａガスを用いてドライエツチ
ングを加え、Ｓ１表面の不純物吸着を減少させるととも
に、Ｓｉｎ、腰下のＳｔが単結晶であった場合には８１
表面の結晶性を回復させるものである。
平行平板型電極を有するＲＩＥ装置中に、Ｓｌ上にＳｉ
へ膜を形成した試料を設置し、少なくともＣを含むガス
中でドライエツチングを行い、５ｉｎｓ Ｍ ｔ−除去
する。この際、ＳｉＯ２膜が十分に取り除かれるエツチ
ング時間を取ると、ＳｉＯ２膜のパターン形状に依存し
たエツチング速度のわずかな差から、先にＳｔｏｗ膜エ
ツチングが終了した部分では同ガスによるＳｌのエツチ
ングが進行する。同ガスによるＳｌのＲＩＥによってＳ
ｉ表面にＦｉｃ 、 Ｆを含む分子のデポジションが生
ずるなど、不純物の吸着が生じると同時に、Ｓｔが単結
晶であった場合には表面の結晶性が劣化する。
へ膜を形成した試料を設置し、少なくともＣを含むガス
中でドライエツチングを行い、５ｉｎｓ Ｍ ｔ−除去
する。この際、ＳｉＯ２膜が十分に取り除かれるエツチ
ング時間を取ると、ＳｉＯ２膜のパターン形状に依存し
たエツチング速度のわずかな差から、先にＳｔｏｗ膜エ
ツチングが終了した部分では同ガスによるＳｌのエツチ
ングが進行する。同ガスによるＳｌのＲＩＥによってＳ
ｉ表面にＦｉｃ 、 Ｆを含む分子のデポジションが生
ずるなど、不純物の吸着が生じると同時に、Ｓｔが単結
晶であった場合には表面の結晶性が劣化する。
上記のような８１表面を有する試料を少なくともＣを含
むガスによるエツチングを行い、その終了後、同ガスを
排気し、同一のまたは異なるＲＩＥ装置に設置して５ｔ
ｃＪａガス中でドライエツチングを５秒〜６０秒追加す
る。これによ９８１表面の不純物吸着層が取シ除かれて
吸着物の少ないＳｉ表面が現れるとともに、３１表面の
結晶性が回復する。
むガスによるエツチングを行い、その終了後、同ガスを
排気し、同一のまたは異なるＲＩＥ装置に設置して５ｔ
ｃＪａガス中でドライエツチングを５秒〜６０秒追加す
る。これによ９８１表面の不純物吸着層が取シ除かれて
吸着物の少ないＳｉ表面が現れるとともに、３１表面の
結晶性が回復する。
第２図に本発明の実施例を示す・第２図（ａ）において
、５ｔｕｎ膜ｎで覆われたＳｉ基板２１上にレジストマ
スク田が塗布された試料をＲＩＥ装置局内に設置し、Ｃ
Ｆａガス・為ガス導入管ｎから導入したＣＦ。
、５ｔｕｎ膜ｎで覆われたＳｉ基板２１上にレジストマ
スク田が塗布された試料をＲＩＥ装置局内に設置し、Ｃ
Ｆａガス・為ガス導入管ｎから導入したＣＦ。
ガス・ルガスの混合ガス中の放電（上部電極ス・下部電
極５間）によって形成さ°れるＣＦａまたは迅の分子・
イオン・ラジカル四によってエツチングする。 ５ｉｏ
ｓ膜ｎがレジストマスク囚のパターンにエツチングされ
た後に現れたＳｌ基板２１上にはガスが吸着している。
極５間）によって形成さ°れるＣＦａまたは迅の分子・
イオン・ラジカル四によってエツチングする。 ５ｉｏ
ｓ膜ｎがレジストマスク囚のパターンにエツチングされ
た後に現れたＳｌ基板２１上にはガスが吸着している。
上記エツチングのガスを排気後第２図（ｂ）に示すよう
にＳＩＣノ４ガス導入管部から導入したｆ３１ｃｌａガ
ス中での放電によシ形成されるＳｉＣノ４の分子・イオ
ン・ラジカル３０によるエツチングを追加する。
にＳＩＣノ４ガス導入管部から導入したｆ３１ｃｌａガ
ス中での放電によシ形成されるＳｉＣノ４の分子・イオ
ン・ラジカル３０によるエツチングを追加する。
これによって、ガスの吸着が少なく結晶性も良好なＳｉ
基板２１が現れる・ 本発明の方法により、酸化膜除去後に５ｉＣＪ４ガスの
ＲＩＥによって表面処理したＳｉ基板の表面組成を第１
図（−の１２に、結晶表面のＭＥＤ写真を第１図（ｃ）
に示す。
基板２１が現れる・ 本発明の方法により、酸化膜除去後に５ｉＣＪ４ガスの
ＲＩＥによって表面処理したＳｉ基板の表面組成を第１
図（−の１２に、結晶表面のＭＥＤ写真を第１図（ｃ）
に示す。
本発明の方法によるＳｉ表面組成１２では従来の方法に
よるＳｉ表面１１よシも表面に吸着しているＣ、Ｆの量
が圧倒的に少なく、Ｓｌが十分に表面層に現れており、
本発明によって表面の組成が良好になっていることがわ
かる。また、従来の方法によるＳ１表面は第１図（ｂ）
のように表面のデポジション層の存在及び表面のアモル
ファス化を示すハローとなっているに対して、本発明の
方法によるＳｉ表面は単結晶３ｉ表面の結晶性が現れて
おり、結晶性の面からも本発明によって表面の状態が回
復していることがわかる。
よるＳｉ表面１１よシも表面に吸着しているＣ、Ｆの量
が圧倒的に少なく、Ｓｌが十分に表面層に現れており、
本発明によって表面の組成が良好になっていることがわ
かる。また、従来の方法によるＳ１表面は第１図（ｂ）
のように表面のデポジション層の存在及び表面のアモル
ファス化を示すハローとなっているに対して、本発明の
方法によるＳｉ表面は単結晶３ｉ表面の結晶性が現れて
おり、結晶性の面からも本発明によって表面の状態が回
復していることがわかる。
以上詳細に述べたように本発明によれば、Ｓｉ表面上の
ＳｌＯ黛膜を少なくともＣを含むガスを用いてドライエ
ツチングによって除去した後のＳＬ表ｒＭ。
ＳｌＯ黛膜を少なくともＣを含むガスを用いてドライエ
ツチングによって除去した後のＳＬ表ｒＭ。
状態を良好にすることができ、したがって、Ｓｌデバイ
ス技術に用いることによりデバイス特性の向上に大きく
寄与できる効果を有するものである。
ス技術に用いることによりデバイス特性の向上に大きく
寄与できる効果を有するものである。
【図面の簡単な説明】
第１図（６）は本発明の方法及び従来の方法によるＳｉ
表面の表面組成を示す図、第１図（ｂ）はＣＦ４＋Ｈ，
ガスを用い九ＲＩＥでＳ ｉｏ１膜を除去した後のＳｉ
の結晶表面を示す写真、第１図（ｅ）は第１図（ｂ）の
処理後、さらに５ｔ（Ｊａガｘ＝ｉ−用い７’ｌ：、
ＲＩＥ ｔ−追加した後の８１の結晶表面を示す写真、
第２図は本発明の実施例を示す図である。 １１・・・ＣＦ４＋Ｈ，ガスを用いたＲＩＥでＳｔｏｗ
膜を除去した後の表面組成、認・・・ＣＦ、＋ Ｈ，ガ
スを用いたＲＩＥ後、５ＬＣ４ガスを用いたＲＩＥを追
加した後の表面組成、２１・・・Ｓｉ基板、ｎ・・・Ｓ
ｔｏｗ膜、幻・・・レジストマスク、ス・・・↓部電極
、δ・・・下部電極、２６・・・ＲＩＥ装置、２７・・
・ＣＦ４ガス・迅ガス導入管、四・・・５ｉＣＪａガス
導入管、２９・・・ＣＦ４または迅またはその構成元素
の分子・、イーｉ１’ 、’、、、’ ” ＞、’ジ／
Ｔル、３Ｏ−Ｓ ｉ Ｃ、Ｊａ １ ｋ−はｆの構成５
ｅ素の分子−１′メン・ラジカル 特ｒ１串願人 ［−３本電気株式会召゛ 。
表面の表面組成を示す図、第１図（ｂ）はＣＦ４＋Ｈ，
ガスを用い九ＲＩＥでＳ ｉｏ１膜を除去した後のＳｉ
の結晶表面を示す写真、第１図（ｅ）は第１図（ｂ）の
処理後、さらに５ｔ（Ｊａガｘ＝ｉ−用い７’ｌ：、
ＲＩＥ ｔ−追加した後の８１の結晶表面を示す写真、
第２図は本発明の実施例を示す図である。 １１・・・ＣＦ４＋Ｈ，ガスを用いたＲＩＥでＳｔｏｗ
膜を除去した後の表面組成、認・・・ＣＦ、＋ Ｈ，ガ
スを用いたＲＩＥ後、５ＬＣ４ガスを用いたＲＩＥを追
加した後の表面組成、２１・・・Ｓｉ基板、ｎ・・・Ｓ
ｔｏｗ膜、幻・・・レジストマスク、ス・・・↓部電極
、δ・・・下部電極、２６・・・ＲＩＥ装置、２７・・
・ＣＦ４ガス・迅ガス導入管、四・・・５ｉＣＪａガス
導入管、２９・・・ＣＦ４または迅またはその構成元素
の分子・、イーｉ１’ 、’、、、’ ” ＞、’ジ／
Ｔル、３Ｏ−Ｓ ｉ Ｃ、Ｊａ １ ｋ−はｆの構成５
ｅ素の分子−１′メン・ラジカル 特ｒ１串願人 ［−３本電気株式会召゛ 。
Claims (1)
- （１）Ｓｉ表面上のＳｉＯ＿２膜を少なくともＣを含む
ガスを用いてドライエッチングした後に現れるＳｉ表面
に対し、引き続きＳｉＣｌ＿４ガスを用いてドライエッ
チングを加えることを特徴とするＳｉＯ＿２膜のドライ
エッチングによる除去後におけるＳｉ表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111631A JPS61270831A (ja) | 1985-05-24 | 1985-05-24 | ＳｉＯ↓２膜のドライエツチングによる除去後におけるＳｉ表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111631A JPS61270831A (ja) | 1985-05-24 | 1985-05-24 | ＳｉＯ↓２膜のドライエツチングによる除去後におけるＳｉ表面処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61270831A true JPS61270831A (ja) | 1986-12-01 |
Family
ID=14566210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111631A Pending JPS61270831A (ja) | 1985-05-24 | 1985-05-24 | ＳｉＯ↓２膜のドライエツチングによる除去後におけるＳｉ表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61270831A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768033A (en) * | 1980-10-16 | 1982-04-26 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59121843A (ja) * | 1982-12-27 | 1984-07-14 | Tokyo Daigaku | ドライエツチング方法 |
-
1985
- 1985-05-24 JP JP60111631A patent/JPS61270831A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5768033A (en) * | 1980-10-16 | 1982-04-26 | Toshiba Corp | Manufacture of semiconductor device |
| JPS59121843A (ja) * | 1982-12-27 | 1984-07-14 | Tokyo Daigaku | ドライエツチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61270831A (ja) | ＳｉＯ↓２膜のドライエツチングによる除去後におけるＳｉ表面処理方法 | |
| JPS63127531A (ja) | 半導体装置の製造方法 | |
| JP4780264B2 (ja) | クロム系フォトマスクの形成方法 | |
| JPH02246332A (ja) | 半導体装置の製造方法 | |
| JPS58134430A (ja) | 半導体装置の製造方法 | |
| JP2673429B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6286731A (ja) | レ−ザ−ビ−ム照射Ｓｉ表面処理装置 | |
| JPS61270826A (ja) | ＳｉＯ↓２膜を含むＳｉ基板表面の表面処理方法 | |
| JPS6442823A (en) | Flattening of semiconductor device surface | |
| JPH0239523A (ja) | 半導体基板への成膜方法 | |
| JPH076942A (ja) | 半導体装置の製造方法 | |
| JPH0451520A (ja) | 半導体装置の製造方法 | |
| JPS625637A (ja) | Ｓｉドライエツチング・表面処理方法 | |
| JPS62257727A (ja) | 半導体装置の製造方法 | |
| JPH0738380B2 (ja) | 表面処理方法 | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JPS61272932A (ja) | ドライエツチング方法 | |
| JPH06260413A (ja) | 多層膜のドライエッチング方法及び装置 | |
| JPH08330276A (ja) | ドライエッチング方法 | |
| JPS62106629A (ja) | 半導体装置の製造方法 | |
| JPH0559996B2 (ja) | ||
| JPH03138937A (ja) | 半導体装置の製造方法 | |
| JPH0451473Y2 (ja) | ||
| KR100219071B1 (ko) | 반도체 웨이퍼 세정 방법 | |
| JPH05160084A (ja) | 半導体装置の製造方法 |