JPS61270846A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61270846A JPS61270846A JP60112591A JP11259185A JPS61270846A JP S61270846 A JPS61270846 A JP S61270846A JP 60112591 A JP60112591 A JP 60112591A JP 11259185 A JP11259185 A JP 11259185A JP S61270846 A JPS61270846 A JP S61270846A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- insulating layer
- biased
- diffusion region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000000969 carrier Substances 0.000 abstract description 15
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B7/00—Insulated conductors or cables characterised by their form
- H01B7/17—Protection against damage caused by external factors, e.g. sheaths or armouring
- H01B7/28—Protection against damage caused by moisture, corrosion, chemical attack or weather
- H01B7/282—Preventing penetration of fluid, e.g. water or humidity, into conductor or cable
- H01B7/2825—Preventing penetration of fluid, e.g. water or humidity, into conductor or cable using a water impermeable sheath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B7/00—Insulated conductors or cables characterised by their form
- H01B7/17—Protection against damage caused by external factors, e.g. sheaths or armouring
- H01B7/28—Protection against damage caused by moisture, corrosion, chemical attack or weather
- H01B7/282—Preventing penetration of fluid, e.g. water or humidity, into conductor or cable
- H01B7/285—Preventing penetration of fluid, e.g. water or humidity, into conductor or cable by completely or partially filling interstices in the cable
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
- Y02A30/00—Adapting or protecting infrastructure or their operation
- Y02A30/14—Extreme weather resilient electric power supply systems, e.g. strengthening power lines or underground power cables
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、順バイアスされるＰＮ接合と逆バイアスされ
るＰＮ接合とが一導電型半導体基体上の前記一導電型と
逆の導電型のエピタキシャル層内に隣接配置された場合
に生じる寄生効果を排除した半導体装置に関するもので
ある。
るＰＮ接合とが一導電型半導体基体上の前記一導電型と
逆の導電型のエピタキシャル層内に隣接配置された場合
に生じる寄生効果を排除した半導体装置に関するもので
ある。
従来の技術
従来、この種寄生効果を排除した半導体装置は、第５図
に示すような構成であった。即ち、一導電型の半導体基
体１中に、例えばエミッタ領域２を拡散してエミッタ接
合３を形成し、エミッタ領域２に隣接して半導体基体１
中に領域４を拡散してＰＮ接合５を形成し、エミッタ領
域２と領域４との間の半導体基体１中に領域６を拡散し
てＰＮ接合７を形成し、半導体基体１と領域４とエミッ
タ領域２と領域６とに各々バイアス供給端子８−１１を
付設する（特公昭５５−７０１６号公報）。
に示すような構成であった。即ち、一導電型の半導体基
体１中に、例えばエミッタ領域２を拡散してエミッタ接
合３を形成し、エミッタ領域２に隣接して半導体基体１
中に領域４を拡散してＰＮ接合５を形成し、エミッタ領
域２と領域４との間の半導体基体１中に領域６を拡散し
てＰＮ接合７を形成し、半導体基体１と領域４とエミッ
タ領域２と領域６とに各々バイアス供給端子８−１１を
付設する（特公昭５５−７０１６号公報）。
発明が解決しようとする問題点
しかしながら、上記従来の構成では、ＰＮ接合であるエ
ミッタ接合３が順バイアスされるような電圧が端子ＩＯ
に印加された時、エミッタ領域２から半導体基体１に少
数キャリアが注入される。注入された少数キャリアは、
半導体基体１中を拡散し、一部は半導体基体１中の多数
キャリアと再結合して消滅し、一部は零バイアスもしく
は逆バイアスされたＰＮ接合７に吸い込まれる。しかし
、ＰＮ接合７の下の半導体基体１は有限の長さを有して
いるために、この領域を残りの少数キャリアが通過し、
零バイアスもしくは逆バイアスされたＰＮ接合５に到達
してＰＮ接合であるエミッタ接合３とＰＮ接合５とで寄
生トランジスタ作用が起こる。このように上記従来の構
成では順バイアスされるＰＮ接合５と零バイアスもしく
は逆バイアスされるエミッタ接合３とが半導体基体１内
に隣接配置された場合に生じる寄生効果を効果的に排除
できないという問題があった。
ミッタ接合３が順バイアスされるような電圧が端子ＩＯ
に印加された時、エミッタ領域２から半導体基体１に少
数キャリアが注入される。注入された少数キャリアは、
半導体基体１中を拡散し、一部は半導体基体１中の多数
キャリアと再結合して消滅し、一部は零バイアスもしく
は逆バイアスされたＰＮ接合７に吸い込まれる。しかし
、ＰＮ接合７の下の半導体基体１は有限の長さを有して
いるために、この領域を残りの少数キャリアが通過し、
零バイアスもしくは逆バイアスされたＰＮ接合５に到達
してＰＮ接合であるエミッタ接合３とＰＮ接合５とで寄
生トランジスタ作用が起こる。このように上記従来の構
成では順バイアスされるＰＮ接合５と零バイアスもしく
は逆バイアスされるエミッタ接合３とが半導体基体１内
に隣接配置された場合に生じる寄生効果を効果的に排除
できないという問題があった。
本発明は上記従来の問題点を解決するもので、寄生効果
を効果的に排除できる半導体装置を提供することを目的
とする。
を効果的に排除できる半導体装置を提供することを目的
とする。
問題点を解決するための手段
上記問題点を解決するため、本発明の半導体装置は、一
導電型の半導体基体上にエピタキシャル成長された前記
一導電型と逆の導電型のエピタキシャル層中に順バイア
スされ得る第１のＰＮ接合を形成する前記一導電型と同
導電型の第１の拡散領域と、前記エピタキシャル層中に
零バイアスもしくは逆バイアスされ得る第２のＰＮ接合
を形成しかつ前記第１の拡散領域と所定間隔をあけて配
置された前記一導電型と同導電型の第２の拡散領域と、
前記エピタキシャル層中の前記第１の拡散領域と第２の
拡散領域との間に位置しかつ前記半導体基体に達する絶
縁層とを備えた構成としたものである。
導電型の半導体基体上にエピタキシャル成長された前記
一導電型と逆の導電型のエピタキシャル層中に順バイア
スされ得る第１のＰＮ接合を形成する前記一導電型と同
導電型の第１の拡散領域と、前記エピタキシャル層中に
零バイアスもしくは逆バイアスされ得る第２のＰＮ接合
を形成しかつ前記第１の拡散領域と所定間隔をあけて配
置された前記一導電型と同導電型の第２の拡散領域と、
前記エピタキシャル層中の前記第１の拡散領域と第２の
拡散領域との間に位置しかつ前記半導体基体に達する絶
縁層とを備えた構成としたものである。
作用
上記構成によれば、半導体基体中に形成された絶縁層が
、順バイアスされた第１のＰＮ接合から注入された少数
キャリアーがエピタキシャル層を拡散して零バイアスも
しくは逆バイアスされた第２のＰＮ接合に到達するのを
阻止することにより、寄生トランジスタ効果を排除でき
る。
、順バイアスされた第１のＰＮ接合から注入された少数
キャリアーがエピタキシャル層を拡散して零バイアスも
しくは逆バイアスされた第２のＰＮ接合に到達するのを
阻止することにより、寄生トランジスタ効果を排除でき
る。
実施例
以下、本発明の実施例を第１図〜第４図に基づいて説明
する。第１図は本発明の第１の実施例における半導体装
置の要部の断面図で、一導電型の半導体基体２１上に、
前記一導電型と逆の導電型のエピタキシャル層２０を形
成し、エピタキシャル層２０中に１例えばエミッタ拡散
領域２２を拡散してエミッタＰＮ接合２３を形成し、エ
ミッタ拡散領域２２に隣接してエピタキシャル層２０中
に拡散領域２４を拡散してＰＮ接合２５を形成し、半導
体基体２１と拡散領域２４とエミッタ拡散領域２２との
各々にバイアス供給端子２６〜２８を付設し、エミッタ
ＰＮ接合２３とＰＮ接合２５との間のエピタキシャル層
２０中に、半導体基体２１に達するように、絶縁層２９
を形成したものである。
する。第１図は本発明の第１の実施例における半導体装
置の要部の断面図で、一導電型の半導体基体２１上に、
前記一導電型と逆の導電型のエピタキシャル層２０を形
成し、エピタキシャル層２０中に１例えばエミッタ拡散
領域２２を拡散してエミッタＰＮ接合２３を形成し、エ
ミッタ拡散領域２２に隣接してエピタキシャル層２０中
に拡散領域２４を拡散してＰＮ接合２５を形成し、半導
体基体２１と拡散領域２４とエミッタ拡散領域２２との
各々にバイアス供給端子２６〜２８を付設し、エミッタ
ＰＮ接合２３とＰＮ接合２５との間のエピタキシャル層
２０中に、半導体基体２１に達するように、絶縁層２９
を形成したものである。
次に動作を説明する。エミッタＰＮ接合２３が順バイア
スされると、少数キャリアがエピタキシャル層２０に注
入され、一方、ＰＮ接合２５が零バイアスもしくは逆バ
イアスされた場合に、前記注入された少数キャリアがＰ
Ｎ接合２５の空乏層まで到達すると、空乏層中の電界に
より拡散領域２４に吸い込まれてしまうことになるが、
絶縁層２９が存在し、しかも半導体基体２１に達してい
るので、エミッタＰＮ接合２３から注入された少数キャ
リアは絶縁層２９にさえぎられて零バイアスもしくは逆
バイアスされたＰＮ接合２５に拡散してゆくことができ
ない。
スされると、少数キャリアがエピタキシャル層２０に注
入され、一方、ＰＮ接合２５が零バイアスもしくは逆バ
イアスされた場合に、前記注入された少数キャリアがＰ
Ｎ接合２５の空乏層まで到達すると、空乏層中の電界に
より拡散領域２４に吸い込まれてしまうことになるが、
絶縁層２９が存在し、しかも半導体基体２１に達してい
るので、エミッタＰＮ接合２３から注入された少数キャ
リアは絶縁層２９にさえぎられて零バイアスもしくは逆
バイアスされたＰＮ接合２５に拡散してゆくことができ
ない。
したがって、この絶縁層２９により、エミッタＰＮ接合
２３とＰＮ接合２５との間の寄生トランジスタ効果を防
ぐことができる。
２３とＰＮ接合２５との間の寄生トランジスタ効果を防
ぐことができる。
第２図は本発明の第２の実施例における半導体装置の要
部の断面図で、エミッタ拡散領域２２の表面に絶縁膜３
０を形成し、その上に入力信号が印加される電極層３１
が付設されている以外は、第１の実施例と同じ構成であ
る。
部の断面図で、エミッタ拡散領域２２の表面に絶縁膜３
０を形成し、その上に入力信号が印加される電極層３１
が付設されている以外は、第１の実施例と同じ構成であ
る。
第１の実施例の半導体装置においては、エミッタ拡散領
域２２はバイアス供給端子２８より直接−順バイアスが
印加され、少数キャリアがエビタキシャル層２０に注入
されるが、この第２の実施例では、電極層３１とエミッ
タ拡散領域２２との間のコンデンサを介して電極層３１
に印加された順バイアスが間接的にエミッタ拡散領域２
２に加わることにより、少数キャリアがエピタキシャル
層２０に注入されることになる。かかる状況下において
、ＰＮ接合２５が零バイアスもしくは逆バイアス状態に
あると、注入された少数キャリアがＰＮ接合２５に吸い
込まれるわけであるが、両者間に形成された絶縁層２９
によって少数キャリアの拡散が阻止されてしまい。
域２２はバイアス供給端子２８より直接−順バイアスが
印加され、少数キャリアがエビタキシャル層２０に注入
されるが、この第２の実施例では、電極層３１とエミッ
タ拡散領域２２との間のコンデンサを介して電極層３１
に印加された順バイアスが間接的にエミッタ拡散領域２
２に加わることにより、少数キャリアがエピタキシャル
層２０に注入されることになる。かかる状況下において
、ＰＮ接合２５が零バイアスもしくは逆バイアス状態に
あると、注入された少数キャリアがＰＮ接合２５に吸い
込まれるわけであるが、両者間に形成された絶縁層２９
によって少数キャリアの拡散が阻止されてしまい。
ＰＮ接合２５に到達しない。
第３図は本発明の第３の実施例における半導体装置の平
面図で、エピタキシャル層２０より成る半導体チップ３
２の絶縁層２９によって分離された周辺部には、順バイ
アスされ得る拡散領域３３〜３７が存在し、その内部に
は、内部集積回路３８の一部として、零バイアスもしく
は逆バイアスされ得る拡散領域３９〜４３が各々拡散領
域３３〜３７に隣接して存在する。この半導体装置の要
部の断面構造は第１あるいは第２の実施例と同様である
。
面図で、エピタキシャル層２０より成る半導体チップ３
２の絶縁層２９によって分離された周辺部には、順バイ
アスされ得る拡散領域３３〜３７が存在し、その内部に
は、内部集積回路３８の一部として、零バイアスもしく
は逆バイアスされ得る拡散領域３９〜４３が各々拡散領
域３３〜３７に隣接して存在する。この半導体装置の要
部の断面構造は第１あるいは第２の実施例と同様である
。
この実施例において、絶縁層２９が、零バイアスもしく
は逆バイアスされている状態のＰＮ接合の周囲を囲んで
いるため、拡散領域３３〜３７から注入された少数キャ
リアが逆バイアスされている拡散領域３９〜４３に到達
するのを阻止することができ、寄生トランジスタ効果を
排除できる。
は逆バイアスされている状態のＰＮ接合の周囲を囲んで
いるため、拡散領域３３〜３７から注入された少数キャ
リアが逆バイアスされている拡散領域３９〜４３に到達
するのを阻止することができ、寄生トランジスタ効果を
排除できる。
第４図は本発明の第４の実施例における半導体装置の平
面図で、第３図における絶縁層２９の代りに、絶縁層４
４〜４６が順バイアスされる拡散領域３３〜３７をとり
囲むように形成されていることを除き、第３の実施例と
同様の構成である。
面図で、第３図における絶縁層２９の代りに、絶縁層４
４〜４６が順バイアスされる拡散領域３３〜３７をとり
囲むように形成されていることを除き、第３の実施例と
同様の構成である。
この実施例では、絶縁層４４〜４６が順方向にバイアス
され得るＰＮ接合の回りを囲んでいるために、注入され
た少数キャリアが逆バイアス状態のＰＮ接合に到達する
ことを完全に阻止することができる。
され得るＰＮ接合の回りを囲んでいるために、注入され
た少数キャリアが逆バイアス状態のＰＮ接合に到達する
ことを完全に阻止することができる。
発明の効果
以上述べたごとく本発明によれば、順バイアスされ得る
第１の拡散領域と、零バイアスもしくは逆バイアスされ
得る第２の拡散領域との間に、半導体基体に達する絶縁
層を形成したので、第１の拡散領域と第２の拡散領域と
の間における寄生トランジスタの発生を確実に防止する
ことができる。
第１の拡散領域と、零バイアスもしくは逆バイアスされ
得る第２の拡散領域との間に、半導体基体に達する絶縁
層を形成したので、第１の拡散領域と第２の拡散領域と
の間における寄生トランジスタの発生を確実に防止する
ことができる。
すなわち隣接する拡散領域間の相互作用を断つことがで
きるため、高密度な半導体集積回路の動作の安定に大き
く寄与する。
きるため、高密度な半導体集積回路の動作の安定に大き
く寄与する。
第１図は本発明の第１の実施例における半導体装置の要
部の断面図、第２図は本発明の第２の実施例における半
導体装置の要部の断面図、第３図は本発明の第３の実施
例における半導体装置の平面図、第４図は本発明の第４
の実施例における半導体装置の平面図、第５図は従来の
半導体装置の要部の断面図である。 ２０・・・エピタキシャル層、２１・・・半導体基体、
２２・・・エミッタ拡散領域、２３・・・エミッタＰＮ
接合、２４゜３３〜３７．３９〜４３・・・拡散領域、
２５・・・ＰＮ接合、２９゜４４〜４６・・・絶縁層 代理人 森 本 義 弘 第１図
部の断面図、第２図は本発明の第２の実施例における半
導体装置の要部の断面図、第３図は本発明の第３の実施
例における半導体装置の平面図、第４図は本発明の第４
の実施例における半導体装置の平面図、第５図は従来の
半導体装置の要部の断面図である。 ２０・・・エピタキシャル層、２１・・・半導体基体、
２２・・・エミッタ拡散領域、２３・・・エミッタＰＮ
接合、２４゜３３〜３７．３９〜４３・・・拡散領域、
２５・・・ＰＮ接合、２９゜４４〜４６・・・絶縁層 代理人 森 本 義 弘 第１図
Claims (1)
- 【特許請求の範囲】 １、一導電型の半導体基体上にエピタキシャル成長され
た前記一導電型と逆の導電型のエピタキシャル層中に順
バイアスされ得る第１のＰＮ接合を形成する前記一導電
型と同導電型の第１の拡散領域と、前記エピタキシャル
層中に零バイアスもしくは逆バイアスされ得る第２のＰ
Ｎ接合を形成しかつ前記第１の拡散領域と所定間隔をあ
けて配置された前記一導電型と同導電型の第２の拡散領
域と、前記エピタキシャル層中の前記第１の拡散領域と
第２の拡散領域との間に位置しかつ前記半導体基体に達
する絶縁層とを備えた半導体装置。 ２、絶縁層が第２の拡散領域の周囲をとり囲む構成とし
た特許請求の範囲第１項記載の半導体装置。 ３、絶縁層が第１の拡散領域の周囲をとり囲む構成とし
た特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112591A JPS61270846A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60112591A JPS61270846A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61270846A true JPS61270846A (ja) | 1986-12-01 |
Family
ID=14590567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60112591A Pending JPS61270846A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61270846A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS557016A (en) * | 1978-06-28 | 1980-01-18 | Sakio Katsumata | Extraction of aqueous growth accelerating liquid |
| JPS56103446A (en) * | 1980-01-22 | 1981-08-18 | Fujitsu Ltd | Semiconductor device |
| JPS56164550A (en) * | 1980-05-21 | 1981-12-17 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1985
- 1985-05-24 JP JP60112591A patent/JPS61270846A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS557016A (en) * | 1978-06-28 | 1980-01-18 | Sakio Katsumata | Extraction of aqueous growth accelerating liquid |
| JPS56103446A (en) * | 1980-01-22 | 1981-08-18 | Fujitsu Ltd | Semiconductor device |
| JPS56164550A (en) * | 1980-05-21 | 1981-12-17 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432368A (en) | Pad protection diode structure | |
| US4543593A (en) | Semiconductor protective device | |
| JPS61270846A (ja) | 半導体装置 | |
| JP2004207702A (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JPS6239547B2 (ja) | ||
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| US5880514A (en) | Protection circuit for semiconductor device | |
| US3684933A (en) | Semiconductor device showing at least three successive zones of alternate opposite conductivity type | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JPS61268039A (ja) | 半導体装置 | |
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| US5581096A (en) | Integrated semiconductor device having a thyristor | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH09181336A (ja) | 半導体装置 | |
| CA1211563A (en) | Integrated circuit arrangement | |
| JPH0369155A (ja) | 半導体集積回路の入力保護装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH02296374A (ja) | ダイオード | |
| JPH0638471B2 (ja) | 半導体装置 | |
| JPS593947A (ja) | 半導体装置 | |
| JPS6364058B2 (ja) | ||
| JPS6196757A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPH01235265A (ja) | 半導体装置 |