JPS61276341A - 素子分離領域の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体装置における素子分離の製造に際し
て、容易に広い領域の分離ができるようにした素子分離
領域の形成方法に関する。

（従来の技術） 従来、半導体装置における半導体素子間の分離は、選択
的に酸化膜（８１０，）を成長させる方法（ＬＯＣＯ８
＠あるいはｌ５ＯＰＬＡＮＡＲ法）、溝を堀って酸化Ｍ
ａ（Ｓｉ　Ｏｓ　）や多結晶シリコンを埋め込む方法な
どで行なわれている。

また、最近では、第２図に示すように、選択的なエピタ
キシアル成長技術を使った分離方法も提案されている。

第２図（ａ）〜第２図（ｅ）は、選択エピタキシアル成
長法を用いた素子分離形成プロセスを示した例で、まず
第２図（ａ）に示すように（１００）　Ｓｉ基板上１に
、０．１５〜２μｍの熱酸化膜２を成長し、エツチング
によって垂直状側壁を有する素子分離パターンを形成す
る。

次に、第２図（ｂ）に示すように、約０．１μｍの多結
晶シリコン（または５ｉｓＮ４）３を堆積し、方向性エ
ツチング技術によって熱酸化膜２の側壁に多結晶シリコ
ン（ｔたはＳｉｌ　Ｎ＜　）　３を残すようにする。

最後に、第２図（ｅ）に示すように、周囲の熱酸化膜２
と平担になるまで露出した基板Ｓｉｌ上に選択的にエピ
タキシアル膜４を成長することによって、素子間の分離
した構造が得られる。

この構造では、分離領域の寸法が熱酸化膜２の膜厚とリ
ングラフィ工程とによって決められる。

したがって、ＬＯＣＯ８法やｌ５ＯＰＬＡＮＡＲ法で見
られるような、プロセス途上でのデバイス寸法の減少が
なく、高いアスペクト比が得られる。

（発明が解決しようとする問題点） しかしながら、ウェハに対する熱酸化膜２の面積が増え
ると、エピタキシアル成長時に熱酸化膜２上にｎｕｃｌ
ｅａｔｉｏｎ　（核形成）が生じやすくなり、選択性が
劣化すること、また熱縁膜２の側壁近傍のエピタキシア
ルＳｉ膜４の結晶性が悪くなることなどの問題点があっ
た。

このように、従来の素子分離形成法においては、熱酸化
膜面積が増える（すなわち分離面積が増える）と分離特
性を劣化させ、半導体装置を設計する際、分離パターン
に制約を加えることになる問題点や、結晶性が悪いため
、半導体素子の電気的特性に悪影響を与える問題点があ
った。

この発明はｌ１ｉＪ記従来技術が持っている問題点のう
ち、分離パターンに制約がある点と半導体素子の電気的
特性に悪影響を与える点について解決した素子分離領域
の形成方法を提供するものである。

（問題点を解決するための手段） この発明は、素子分離領域の形成方法において、半導体
基板上に形成した多結晶Ｓｉを陽極化成法により選択的
に多孔質化しかつ酸化膜に変えて分離領域を形成する工
程を導入したものである。

（作用） この発明によれば、素子分離領域の形成方法に以上のよ
うな工程を導入したので、半導体基板上の分離すべき領
域の多結晶ＳＬを陽極化成法で選択的に多孔質化して酸
素雰囲気中で熱処理し、酸化膜と゛し、分離領域を形成
する。

（実施例） 以下、この発明の素子分離領域の形成方法の実施例につ
いて図面に基づき説明する。

第１図（ａ）〜第１図（ｆ）は、この発明の一実施例の
工程説明図であって、順を追って説明する。

この第１図（ａ）〜第１図（ｆ）において、第２図（ａ
）〜第２図（ｃ）と同一部分に同一符号を付して説明す
る。

まず、第１図（ａ）に示すように、Ｐ型Ｓｉ基板（１０
０）１に多結晶Ｓｉ　２を０．５μｍ〜２．０μｍ堆積
し、その後窒化膜（以下５ｉａＮ＋膜という）３を０．
１μｍ成長する。

次に、第１図（ｂ）に示すように、分離すべき領域Ｏ８
ｉ、Ｎ４膜３を公知のホトリソ・エツチング技術によっ
て除去する。そしてＳＬ、Ｎ４膜３を除去後、イオン注
入によってＳｉ３Ｎ、膜３、レジスト膜４をマスクにし
てＢ（ポロン）を約ｌＸｌ０”〜Ｉ　Ｘ　１０１５創−
２打ち込む。

次に、第１図（ｃ）に示すように、レジスト膜４を除去
し、熱処理によってＢ（、ｔｒロン）を拡散する。

次に、４０〜５０％のＨＦ（フッ酸）中で陽極化成法に
よりＢが添加された分離されるべき領域の多結晶Ｓｉを
第１図（ｄ）に示すように多孔質Ｓｉ　５にする。

その後、多孔質化された領域′を９００℃〜１０００℃
の温度で酸素雰囲気中で熱処理し、第１図（ｅ）に示す
ように、酸化膜６にする。酸化後の多孔質Ｓｉ５の堆積
膨張はほとんどないため、Ｓｉ、Ｎ、膜３除去後の光面
段差はなく、はぼ平担化される。

また、酸化時、ＳＬ、Ｎ、膜３直下の多結晶Ｓｉ２は、
３ｉ３Ｎ４膜３によって保護されるため酸化されること
はない。

次に、素子を形成すべき領域の多結晶Ｓｉ２に２０〜１
００μｍ程度に細く絞ったレーザビームや電子ビームを
１０〜５０”／ｓｅｅで走査して加熱、再結晶化あるい
はカーボンヒータに代表されるような線状の加熱源を走
査速度数ｍｌ＋／、、、として、基板温度を１１００〜
１２００℃として再結晶化することにょシ単結晶領域１
０が得られる。

コノとき、ＰｆｆｉＳｉ基板（Ｚｏｏ）１上の多結晶Ｓ
ｉ２を再結晶化するため、この再結晶化Ｓｉ　（単結晶
Ｓｉ）は（１００）の方位をもった結晶性のよいものが
得られる。

分離され、単結晶化された領域にＭＯＳＦＥＴあるいは
バイポーラ素子を形成することによ！５、ＭＯＳ型ある
いはバイポーラ型の集積回路を作成することが可能にな
る。

（発明の効果） 以上詳細に説明したようにこの発明によれば、半導体基
板上の多結晶Ｓｉのうち分離すべき領域を陽極化成法に
より選択的に多孔質化し、熱処理を施して酸化膜に変え
て分離領域を形成するようにしたので、分離すべき領域
が制限されることなく、多孔質化することで容易に広い
領域の分離が可能になる。

また、単結晶Ｓｉ上の多結晶Ｓｉを再結晶化するために
、安定した配向性と良好な結晶性が得られる。

したがって、この領域にＭＯＳＦＥＴあるいはバイポー
ラトランジスタを形成したとき、リーク電流が少なく、
安定した特性を得ることが期待できる。

【図面の簡単な説明】

第１図（ａ）ないし第１図（ｆ）はこの発明の素子分離
領域の形成方法の一実施例の工程説明図、第２図（ａ）
ないし第２図（Ｃ）は従来の素子分離形成方法の工程説
明図である。 １・・・Ｐ型Ｓｉ基板、２・・・多結晶Ｓｉ．３・・・
５１３Ｎ４膜、４・・・レジスト膜、５・・・多孔質Ｓ
ｉ、６・・・酸化膜、１０・・・単結晶領域。 第１図 １０沸鰭轟領上へ 二の４乙日８０素＋９ｉ＾田尋ｐｔ或の汗〃茂方ｊ夫の
エネｌ友迦明図第１図 （ａ） （ｂ） （Ｃ） 埋

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基板上に多結晶Ｓｉを堆積する工程と、（
   ｂ）この多結晶Ｓｉを陽極化成法により選択的に多孔質
   Ｓｉにする工程と、 （ｃ）この多孔質Ｓｉを酸化する工程と、 （ｄ）残つた多結晶Ｓｉを単結晶Ｓｉにする工程と、よ
   りなることを特徴とする分離領域の形成方法。