JPS6138611B2 - - Google Patents
Info
- Publication number
- JPS6138611B2 JPS6138611B2 JP15482277A JP15482277A JPS6138611B2 JP S6138611 B2 JPS6138611 B2 JP S6138611B2 JP 15482277 A JP15482277 A JP 15482277A JP 15482277 A JP15482277 A JP 15482277A JP S6138611 B2 JPS6138611 B2 JP S6138611B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- opening
- layer
- pattern
- conductive wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 3
- 150000002830 nitrogen compounds Chemical class 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-AKLPVKDBSA-N silicon-31 atom Chemical compound [31Si] XUIMIQQOPSSXEZ-AKLPVKDBSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- -1 nitrogen compound ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は集積回路装置にかかり、とくに高密
度集積回路好ましくはMOS型集積回路に係るも
のである。
度集積回路好ましくはMOS型集積回路に係るも
のである。
集積回路は各素子の縮少による高密度化によつ
て、電気的特性の向上と生産性を得ることができ
る。しかし乍ら集積回路の製作は数種類のフオト
レジスト工程を通して行なわれるため、各パター
ン間の余裕度を見込む必要がある。この余裕度は
従来のシリコンゲート技術のように自己整合技術
が利用されるパターン間では縮少可能であるが、
半導体表面への開孔と、この開孔部付近を通過す
る電極配線との電気的絶縁に関しては全く考慮さ
れず、従来の集積回路パターンでは第一層の電極
配線が開孔付近を通る部分で無効面積を増大す
る。
て、電気的特性の向上と生産性を得ることができ
る。しかし乍ら集積回路の製作は数種類のフオト
レジスト工程を通して行なわれるため、各パター
ン間の余裕度を見込む必要がある。この余裕度は
従来のシリコンゲート技術のように自己整合技術
が利用されるパターン間では縮少可能であるが、
半導体表面への開孔と、この開孔部付近を通過す
る電極配線との電気的絶縁に関しては全く考慮さ
れず、従来の集積回路パターンでは第一層の電極
配線が開孔付近を通る部分で無効面積を増大す
る。
この発明の目的は高密度の集積回路装置を提供
することにある。
することにある。
本発明による集積回路装置の製造方法は、半導
体基体の一主面に第１の絶縁膜を介して多結晶シ
リコンからなる第１の導電配線を設ける工程と、
該第１の導電配線上に該第１の導電配線の一部が
露出するように第２の絶縁膜を被着する工程と、
前記半導体基体の所定領域を露出し前記第１の導
電配線の露出部分を開孔端部とする開孔を形成す
る工程と、前記第１の導電配線の露出部の表面に
窒素もしくは窒素化合物をイオン注入しシリコン
窒化物を形成する工程と、前記開孔を介して前記
半導体基体の前記所定領域に接する第２の導電配
線を形成する工程とを有することを特徴とする。
体基体の一主面に第１の絶縁膜を介して多結晶シ
リコンからなる第１の導電配線を設ける工程と、
該第１の導電配線上に該第１の導電配線の一部が
露出するように第２の絶縁膜を被着する工程と、
前記半導体基体の所定領域を露出し前記第１の導
電配線の露出部分を開孔端部とする開孔を形成す
る工程と、前記第１の導電配線の露出部の表面に
窒素もしくは窒素化合物をイオン注入しシリコン
窒化物を形成する工程と、前記開孔を介して前記
半導体基体の前記所定領域に接する第２の導電配
線を形成する工程とを有することを特徴とする。
この発明の集積回路は第一層電極配線と開孔が
自己整合し、且つ開孔に導電結合する第二層導電
配線とが絶縁されるため、パターン有効面積率が
高く、きわめて高密度化され高速動作が得られ
る。
自己整合し、且つ開孔に導電結合する第二層導電
配線とが絶縁されるため、パターン有効面積率が
高く、きわめて高密度化され高速動作が得られ
る。
次にこの発明の実施例につき図を用いて説明す
る。
る。
第１図は従来のMOS型集積回路の平面図であ
り、第一工程の活性領域パターン１１に第２工程
の一対の第一層アルミニウム電極配線パターン１
２，１２′が交叉し、この配線パターン１２，１
２′の間の活性領域上の絶縁膜に第３工程の開孔
パターン１３を設け、これを通して活性領域に導
電結合し第一層に直交する第４工程の第二層アル
ミニウム配線１４を形成したものである。開孔パ
ターン１３の化学蝕刻形成には、第一および第二
層間の電気的短絡を避けるため、化学蝕刻時の開
孔拡がり及び各工程の合せ精度を考慮した余裕度
ａ，a′が設計され、このため従来の集積回路パタ
ーンでは開孔部で第一層パターン１２，１２′が
大巾に迂回して高密度集積化の妨げとなる。
り、第一工程の活性領域パターン１１に第２工程
の一対の第一層アルミニウム電極配線パターン１
２，１２′が交叉し、この配線パターン１２，１
２′の間の活性領域上の絶縁膜に第３工程の開孔
パターン１３を設け、これを通して活性領域に導
電結合し第一層に直交する第４工程の第二層アル
ミニウム配線１４を形成したものである。開孔パ
ターン１３の化学蝕刻形成には、第一および第二
層間の電気的短絡を避けるため、化学蝕刻時の開
孔拡がり及び各工程の合せ精度を考慮した余裕度
ａ，a′が設計され、このため従来の集積回路パタ
ーンでは開孔部で第一層パターン１２，１２′が
大巾に迂回して高密度集積化の妨げとなる。
第２図はこの発明の参考例の平面図を示し、第
一工程の活性領域パターン２１に第２工程の一対
の平行な第一層アルミニウム電極配線パターン２
２，２２′が交叉し、この配線パターン２２，２
２′の間の活性領域２１の上面の絶縁膜に配線パ
ターンに対して自己整合された第３工程の開孔パ
ターン２３が設けられている。この開孔パターン
２３の直下には基準シリコンに対して逆導電型領
域があり、この領域に導電結合して第一層に直交
する第二層アルミニウム配線２４が伸出する。
一工程の活性領域パターン２１に第２工程の一対
の平行な第一層アルミニウム電極配線パターン２
２，２２′が交叉し、この配線パターン２２，２
２′の間の活性領域２１の上面の絶縁膜に配線パ
ターンに対して自己整合された第３工程の開孔パ
ターン２３が設けられている。この開孔パターン
２３の直下には基準シリコンに対して逆導電型領
域があり、この領域に導電結合して第一層に直交
する第二層アルミニウム配線２４が伸出する。
第３図Ａ〜Ｃは第２図の参考例の主たる製造工
程を示す断面図である。即ち、この参考例の
MOS型集積回路の活性領域２１はＰ型シリコン
３１の一主表面にＮ型領域３２，３２′，３２″が
形成されている。そしてその上面に500ÅのSiO2
膜３３，３３′を介して第一層のアルミニウム配
線パターン２２，２２′を有する。これらの上面
には気相成長法により0.5μｍのSiO2膜３４が被
着する。開孔パターン形成工程でSiO2膜３４の
上面にはフオトレジスト膜３５が粘着され、フオ
ートマスクを用いて開孔パターン３６が得られ
る。このパターン３６は第一層の配線ターン２
２，２２′の上面にまで端部が到達し、フオトレ
ジスト膜３５をマスクとして費酸系蝕刻液で処理
して気相成長SiO2膜３４および配線パターン２
２，２２′の間の逆導電型領域３２′の上面の
SiO2膜が処去される。次に第３図Ｂに示すよう
に、フオトレジスト膜３５をマスクとして試料に
陽極化成法を導入し、開孔パターン部に露出する
配線パターン２２，２２′に1000Å程度の無孔性
（バリヤ型）アルミナ膜３７，３７′を形成する。
この陽極化成工程で逆導電型領域３２′の露呈部
にも薄いシリコン酸化物が形成されるが、以後の
第二層導電形成時の前処理を費酸系の処理液で行
うことにより除去され、この部分での開孔パター
ン３６′を第一層配線パターン２２，２２′に自己
整合形成することができる。又、かゝる陽極化成
法は通常硼酸アンモンとエチレングリコールの混
液で行い、定電流化成から100V程度の直流定電
圧化成を通して所定膜厚のアルミナ膜３７，３
７′を得る。
程を示す断面図である。即ち、この参考例の
MOS型集積回路の活性領域２１はＰ型シリコン
３１の一主表面にＮ型領域３２，３２′，３２″が
形成されている。そしてその上面に500ÅのSiO2
膜３３，３３′を介して第一層のアルミニウム配
線パターン２２，２２′を有する。これらの上面
には気相成長法により0.5μｍのSiO2膜３４が被
着する。開孔パターン形成工程でSiO2膜３４の
上面にはフオトレジスト膜３５が粘着され、フオ
ートマスクを用いて開孔パターン３６が得られ
る。このパターン３６は第一層の配線ターン２
２，２２′の上面にまで端部が到達し、フオトレ
ジスト膜３５をマスクとして費酸系蝕刻液で処理
して気相成長SiO2膜３４および配線パターン２
２，２２′の間の逆導電型領域３２′の上面の
SiO2膜が処去される。次に第３図Ｂに示すよう
に、フオトレジスト膜３５をマスクとして試料に
陽極化成法を導入し、開孔パターン部に露出する
配線パターン２２，２２′に1000Å程度の無孔性
（バリヤ型）アルミナ膜３７，３７′を形成する。
この陽極化成工程で逆導電型領域３２′の露呈部
にも薄いシリコン酸化物が形成されるが、以後の
第二層導電形成時の前処理を費酸系の処理液で行
うことにより除去され、この部分での開孔パター
ン３６′を第一層配線パターン２２，２２′に自己
整合形成することができる。又、かゝる陽極化成
法は通常硼酸アンモンとエチレングリコールの混
液で行い、定電流化成から100V程度の直流定電
圧化成を通して所定膜厚のアルミナ膜３７，３
７′を得る。
しかる後、第３図Ｃに示すように開孔形成のフ
オトレジスト膜を除去し、第二層アルミニウム配
線パターン２４が写真蝕刻形成される。この配線
パターン２４は第一層アルミニウム電極配線パタ
ーン２２，２２′の間のシリコン３１の活性領域
にあるＮ型領域３２′に導電結合し、アルミナ膜
３７，３７′およびSiO2膜３４を介して下層と電
気的絶縁を得ることができる。
オトレジスト膜を除去し、第二層アルミニウム配
線パターン２４が写真蝕刻形成される。この配線
パターン２４は第一層アルミニウム電極配線パタ
ーン２２，２２′の間のシリコン３１の活性領域
にあるＮ型領域３２′に導電結合し、アルミナ膜
３７，３７′およびSiO2膜３４を介して下層と電
気的絶縁を得ることができる。
上述の実例によれば、第一層アルミニウム電極
配線間隔が開孔形成部で余裕度を要しないため、
設計密度の高いMOS型集積回路が得られる。か
かる高密度集積回路は動作速度が早く、且つ消費
電力が小であり、さらに欠陥発生による生産性の
低下を低減することができる。
配線間隔が開孔形成部で余裕度を要しないため、
設計密度の高いMOS型集積回路が得られる。か
かる高密度集積回路は動作速度が早く、且つ消費
電力が小であり、さらに欠陥発生による生産性の
低下を低減することができる。
第４図はこの発明の一実施例の断面図を示す。
この実施例は、Ｐ型シリコンの主表面にＮ型領域
４２および500ÅのSiO2ゲート絶縁膜４３を有す
る活性領域と、１μ程度の厚いSiO2膜４４で保
護される不活性領域とを有する。ゲート絶縁膜４
３の上面には多結晶シリコンの電極配線４５が被
着し、SiO2膜４６で主たる部分が被覆される。
Ｎ型領域４２からの第二層のアルミニウム電極配
線４７の導出は、SiO2膜４４と第一層の電極配
線４５の上面に開孔端が到る開孔パターンで得ら
れる露呈面に導電結合する。電極配線４５との電
気的絶縁は開孔パターンの部分で多結晶シリコン
に窒素もしくは窒素化合物のイオン注入を行い、
シリコン窒化物４８を形成して行う。従つてこの
実施例は、第一層の多結晶シリコンの電極配線４
５と厚いSiO2膜４４に自己整合して得られるＮ
型領域４２の露呈面に、第二層のアルミニウム配
線を設けることができる。
この実施例は、Ｐ型シリコンの主表面にＮ型領域
４２および500ÅのSiO2ゲート絶縁膜４３を有す
る活性領域と、１μ程度の厚いSiO2膜４４で保
護される不活性領域とを有する。ゲート絶縁膜４
３の上面には多結晶シリコンの電極配線４５が被
着し、SiO2膜４６で主たる部分が被覆される。
Ｎ型領域４２からの第二層のアルミニウム電極配
線４７の導出は、SiO2膜４４と第一層の電極配
線４５の上面に開孔端が到る開孔パターンで得ら
れる露呈面に導電結合する。電極配線４５との電
気的絶縁は開孔パターンの部分で多結晶シリコン
に窒素もしくは窒素化合物のイオン注入を行い、
シリコン窒化物４８を形成して行う。従つてこの
実施例は、第一層の多結晶シリコンの電極配線４
５と厚いSiO2膜４４に自己整合して得られるＮ
型領域４２の露呈面に、第二層のアルミニウム配
線を設けることができる。
上述の第４図の実施例においても、Ｎ型領域４
２への開孔と第一層の電極配線とが自己整合され
るため、パターン密度が高く且つＮ型領域の面積
縮少に伴つて配線の付加容量を減少し動作速度の
早い集積回路を実現する。
２への開孔と第一層の電極配線とが自己整合され
るため、パターン密度が高く且つＮ型領域の面積
縮少に伴つて配線の付加容量を減少し動作速度の
早い集積回路を実現する。
第１図は従来の集積回路装置の集積回路パター
ンの平面図である。第２図はこの発明の参考例の
平面図であり、第３図Ａ乃至第３図Ｃは第２図の
参考例の主なる製造工程における断面図である。
第４図はこの発明の一実施例の断面図である。 図中、１１，２１……活性領域パターン、１
２，１２′，２２，２２′……第一層電極配線、１
３，２３……開孔部、１４，２４，４７……第二
層配線、３１……Ｐ型シリコン、３２，３２′，
３２″，４２……Ｎ型領域、３３，３３′，３４，
４６……SiO2膜、３５……フオトレジスト膜、
３６……開孔パターン、３７，３７′……アルミ
ナ膜、４３……ゲート絶縁膜、４４……厚い
SiO2膜、４５……多結晶シリコン電極配線、４
８……シリコン窒化膜である。
ンの平面図である。第２図はこの発明の参考例の
平面図であり、第３図Ａ乃至第３図Ｃは第２図の
参考例の主なる製造工程における断面図である。
第４図はこの発明の一実施例の断面図である。 図中、１１，２１……活性領域パターン、１
２，１２′，２２，２２′……第一層電極配線、１
３，２３……開孔部、１４，２４，４７……第二
層配線、３１……Ｐ型シリコン、３２，３２′，
３２″，４２……Ｎ型領域、３３，３３′，３４，
４６……SiO2膜、３５……フオトレジスト膜、
３６……開孔パターン、３７，３７′……アルミ
ナ膜、４３……ゲート絶縁膜、４４……厚い
SiO2膜、４５……多結晶シリコン電極配線、４
８……シリコン窒化膜である。
Claims (1)
- １ 半導体基体の一主面に第１の絶縁膜を介して
多結晶シリコンからなる第１の導電配線を設ける
工程と、該第１の導電配線上に該第１の導電配線
の一部が露出するように第２の絶縁膜を被着する
工程と、前記半導体基体の所定領域を露出し前記
第１の導電配線の露出部分を開孔端部とする開孔
を形成する工程と、前記第１の導電配線の露出部
の表面に窒素もしくは窒素化合物をイオン注入し
シリコン窒化物を形成する工程と、前記開孔を介
して前記半導体基体の前記所定領域に接する第２
の導電配線を形成する工程とを有することを特徴
とする集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482277A JPS5486287A (en) | 1977-12-21 | 1977-12-21 | Integrated-circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15482277A JPS5486287A (en) | 1977-12-21 | 1977-12-21 | Integrated-circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5486287A JPS5486287A (en) | 1979-07-09 |
| JPS6138611B2 true JPS6138611B2 (ja) | 1986-08-30 |
Family
ID=15592623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15482277A Granted JPS5486287A (en) | 1977-12-21 | 1977-12-21 | Integrated-circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5486287A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133708U (ja) * | 1987-02-24 | 1988-09-01 |
-
1977
- 1977-12-21 JP JP15482277A patent/JPS5486287A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133708U (ja) * | 1987-02-24 | 1988-09-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5486287A (en) | 1979-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4378627A (en) | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes | |
| US4549927A (en) | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices | |
| US3475234A (en) | Method for making mis structures | |
| US4488162A (en) | Self-aligned metal field effect transistor integrated circuits using polycrystalline silicon gate electrodes | |
| US4471522A (en) | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes | |
| US3994758A (en) | Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection | |
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| GB2040564A (en) | Method of fabricating MOSFETs | |
| JP2935083B2 (ja) | 薄膜トランジスタの製造方法 | |
| US3479234A (en) | Method of producing field effect transistors | |
| US3776786A (en) | Method of producing high speed transistors and resistors simultaneously | |
| US4343078A (en) | IGFET Forming method | |
| US4380481A (en) | Method for fabricating semiconductor devices | |
| JPH06163905A (ja) | 絶縁ゲート半導体装置の製造方法 | |
| US4138781A (en) | Method for manufacturing semiconductor device | |
| KR920007360B1 (ko) | 다층구조를 갖는 반도체 제조방법 | |
| JPS6311778B2 (ja) | ||
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 | |
| JPS6120141B2 (ja) | ||
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS5856472A (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS6034261B2 (ja) | 集積回路 | |
| JPS623583B2 (ja) |